温度自适应性DRAM刷新时钟电路

0 引 言　　动态存储器中的数据以电荷形式存储在电容中，因为MOS晶体管漏电，电荷会逐...

日期：2009-10-10

基于FPGA的高速SDRAM控制器的视频应用 （1）

0 引言　　SDRAM(同步动态存储器)是一种应用广泛的存储器，具有容量大、数据读写速度...

日期：2009-10-09

在DDR3 SDRAM存储器接口中使用调平技术

引言　　DDR3 SDRAM存储器体系结构提高了带宽，总线速率达到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1...

日期：2009-09-16

基于FPGA的高速SDRAM控制器的视频应用

0 引言　　SDRAM(同步动态存储器)是一种应用广泛的存储器，具有容量大、数据读写速度快、价格低廉等优点，...

日期：2009-09-15

DDR SDRAM基本原理详细介绍

DDRSDRAM全称为DoubleDataRateSDRAM，中文名为“双倍数据流SDRAM”。DDRSDRAM在原有的SDRAM的基础上改进而...

日期：2009-09-01

基于图像处理系统中SDRAM控制器的FPGA实现

摘要：简要介绍了SDRAM工作原理并认真研究了Altera提供的SDRAM控制器，根据实际系统使...

日期：2009-08-04

嵌入式实时图像处理系统中SDRAM控制器的实现

0 引 言　　SDRAM作为大容量、高速度、低价格、低功耗的存储器件，在嵌入式实时图像处...

日期：2009-07-07

基于系统级芯片内部SRAM与外部SDRAM组合设计方法

很多系统级芯片带有内部存储器，它具有速度快功耗低的优点，但容量却不是很大，因此需...

日期：2009-03-03

影响DRAM存储密度的工艺技术分析

DRAM是目前半导体产业中最为艰难的市场之一，因为其利润空间已经非常微薄，即便对具有...

日期：2009-03-03

DRAM模块原理

DRAM 的英文全称是"Dynamic RAM"，翻译成中文就是"动态随机存储器"。。DRAM 只能将数据保持很短的时间。为...

日期：2009-02-17

直接总线式DRAM的操作示例

Direct Rambus DRAM实际的操作示例（写操作）如图所示。可以看出，是以每4个时钟周期的分组为单位传输指令...

日期：2008-11-21

直接总线式DRAM的操作概况

Direct RambuS DRAM与同步DRAM等的不同在于将指令分组后进行若干次传输。在同步DRAM的情况下，说起指令，也...

日期：2008-11-21

直接总线式DRAM的信号连接

Direct Rambus DRAM的信号连接关系如图所示。与DDR-SDRAM的不同在于信号线是漏极开路输出以及时钟是以连续...

日期：2008-11-21

直接总线式DRAM的信号

作为Direct Rambus DRAM，我们以NEC（现在的ELPIDA公司）的pPD488448为例进行说明。该DRAM的结构为8M字×16...

日期：2008-11-21

直接总线式DRAM

Direct Rambus DRAM（直接总线式DRAM）可以说是原来的Rambus　SDRAM的升级版，在今后个人计算机的广泛应用...

日期：2008-11-21

DDR SDRAM的写操作

DDR SDRAM的写操作如图所示。仍然是与同步DRAM相同，瞪着ACT指令的发出而发出WRITE指令。但DDR－SDRAM数据...

日期：2008-11-21

DDR－SDRAM的操作

DDR SDRAM的读操作如图所示。发出ACT指令后，只经过tRCD时间后发出所要进行的READ指令，这一流程是与同步DR...

日期：2008-11-21

DDR－SDRAM的信号

DDR SDRAM的信号例如图1所示，在这里，作为4M×16位×4块结构的256M位的DDR SDRAM，我们以ELPIDA公司（NEO...

日期：2008-11-21

同步DRAM的写操作

同步DRAM的写操作如图所示，与读操作相同，都是与时钟上升沿同步地赋予指令及数据的。　　图 SDRAM的写操作...

日期：2008-11-21

同步DRAM的读操作

同步DRAM的读操作示例如图所示，所有操作都是以时钟的上升沿为基准进行的，与前面的状态迁移图结合相信会更...

日期：2008-11-21

SDRAM的模式寄存器设置（MRS）

SDRAM具有模式寄存器，通过该模式寄存器，可以切换SDRAM的操作模式。模式寄存器的设置...

日期：2008-11-21

SDRAM指令

SDRAM也具有RAS、CAS及WE信号，其名称与异步DRAM相同，功能上也存在相似的地方，但其...

日期：2008-11-21

同步DRAM的信号

同步DRAM的信号类型如图1所示，其中存在时钟（CLK）、时钟使能（CKE）以及存储块（Ban...

日期：2008-11-21

DRAM的EDO模式

在快速翻页模式中，如果CAS无效，则将停止DQn的驱动，数据将随之消减。取代这种方法，...

日期：2008-11-21

DRAM的快速翻页模式

在页模式中，因为当CAS有效时是不能改变地址的，所以DRAM控制器需要锁存数据后使CAS无...

日期：2008-11-21

DRAM的半字节（nibble）模式

半字节模式的DRAM如图1所示，在DRAM的输出缓冲器部位设计了4字（word）锁存器。通过这...

日期：2008-11-21

DRAM的静态列模式

静态列模式操作的概况如图所示。在－般的存取操作中，如果通过CASE指定地址，那么就只...

日期：2008-11-21

DRAM的快速访问模式

观察对DRAM单元的访问方式即可明白，在多路复用地址以及读操作之前必须进行预充电，以及利用读出放大器进行...

日期：2008-11-21

DRAM的自刷新

这是为适应低功耗等需求而设计的模式。由于DRAM的刷新电路一般都设计在外部，因而即使...

日期：2008-11-21

DRAM的隐藏刷新

一般地，DRAM控制器内部都设计成在一定周期内要请求DRAM刷新操作，协调该请求与来自主...

日期：2008-11-21