同步DRAM的读操作

　　同步DRAM的读操作示例如图所示，所有操作都是以时钟的上升沿为基准进行的，与前面的状态迁移图结合相信会更容易明白。

 　　图 SDRAM的读操作

　　（1）行地址与存储块编号的指定
 
　　首先，因为同步DRAM处于IDLE状态，所以在此发出利用了RAS、CAS、WE及“信号的ACTV指令。同时分别赋予A0～A12、BA0／BA1行地址和存储块编号，据此激活所指定的存储块，移向ROW ACTIVE状态。此后如果等待tRCD时间，则可以接受下一指令。这个tRCD时间记录于数据手册中，HM5225165B的该时间为20ns，因此，如果以133MHz进行操作则需要3个时钟；如果以100MHz进行操作则需要2个时钟。
 
　　（2）列地址的指定与读指令的发出
 
　　与经过了tRCD时间后的时钟上升沿同步，提供READ指令、列地址以及要进行读操作的存储块编号。在读操作中，可以进行相当于模式寄存器所设定的突发长度的连续读操作。
 
　　（3）CAS延迟时间
 
　　发出READ指令后，经过模式寄存器所设定的CAS延迟时间（CL）的时钟周期后，将输出数据。图中表示了CAS延迟时间为3时的操作。
 
　　（4）数据的提取
 
　　经过CAS延迟时间后，模式寄存器所指定的突发长度（BL）的数据将连续输出，这样就可以提取数据。图中表示了BL＝4时的操作。如果相当于突发长度的数据输出结束，则DRAM的输出缓冲器自动变为高阻抗状态。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）