影响DRAM存储密度的工艺技术分析

　　DRAM是目前半导体产业中为艰难的市场之一，因为其利润空间已经非常微薄，即便对具有成本效益的制造商而言亦是如此。因此，DRAM制造商必须在满足市场对更大存储密度和更高速度需求的同时不断地找到降低成本的途径。目前有效的方法是通过缩小制造工艺和采用像6F2单元设计这类独创性设计技术来减小裸片的尺寸。

　　图1：DDR2裸片尺寸比较。三星公司的512Mb 90纳米器件在裸片效率方面。

　　对美光、三星、英飞凌和Elpida公司生产的DDR2 DRAM器件的裸片尺寸和密度进行深入研究，也可以得到与上述因素紧密相关的每比特成本信息。

　　随着内存从DDR向DDR2转移，后者将在2005年后期大批量出货。消费者希望以更具竞争力的价格购买速度高达533、 667甚至800Mbps性能DDR2的需求极大推动了这一趋势的发展。三星电子DRAM产品线的营销总监Tom Trill透露，DDR向DDR2的转移在过去几个月内速度加快，两者所占市场份额有望在第三季度持平。

　　先进的工艺

　　虽然NAND闪存是目前一些供应商用来推动先进工艺应用的存储器技术，但是DRAM的工艺并没有相差太远。先进的工艺是减少制造成本的手段，首先利用新的工艺尺寸进行生产的公司通常会在市场上占据主要优势。正因为三星是生产90纳米DDR2 SDRAM的供应商，因而其赢得了90纳米节点的胜利。技术的成功赋予三星公司极大的裸片尺寸优势：三星目前能够生产尺寸只有71平方毫米的512Mb SDRAM，与竞争为激烈的英飞凌公司的产品相比，尺寸小18%。英飞凌目前提供110纳米工艺的512Mb SDRAM，尺寸为87平方毫米。

　　即使是三星上一代512Mb 100纳米的Rev B DDR2 SDRAM，技术也比大多数的竞争者，很多竞争者现在仍处于开发110纳米的阶段。但是，在三星赢得90纳米竞争的同时，英飞凌和台湾南亚科技(Nanya)都宣布已经投入90纳米的生产。

　　静观英飞凌和Nanya的90纳米产品何时上市将是一件很有趣的事情。事实上，英飞凌可能会快速转向90纳米技术，因为当它向110纳米工艺技术转移的时候，已经完成了向193纳米光刻设备的过渡。很多公司在进入90纳米节点时都对其设计光刻设备进行更新；其他未进行转换的公司今后也必须做出调整，以便在更小的节点上进一步缩短设计周期。

　　三星宣称，从512Mb 100纳米的Rev B DDR2 SDRAM向512Mb 90纳米的Rev C版本的转换并非仅与技术节点有关。依据其在90纳米节点处的经验优势，三星将工艺缩小描述为一个基本步骤。三星表示，挑战在于包含许多相互协调的工作，不仅涉及100纳米向90纳米转换，还包括从Rev B到Rev C的转换，以及向300毫米晶圆的转换。

　　三星公司近的设计中使用了凹道排列晶体管(RCAS)技术，该技术通过使用三维结构设计减小晶体管所占体积，通过在给定面积上增加集成度实现更高密度。本质上，这种方法并未提供多余的置放晶体管的平面，而是形成了一个“孔”，为晶体管提供更多的置放空间。这是Semiconductor Insights(SI)公司已经确认的首款使用RCAS的器件。

　　三星公司在90纳米DDR2器件上取得工艺领导地位绝非侥幸。三星一直以来都是很多工艺节点的位吃螃蟹者，现在正在努力将其DDR2的工艺尺寸缩减到73纳米，紧随NAND闪存的脚步。

　　存储密度考虑

　　DRAM制造商不仅必须凭借先进工艺降低成本，而且必须积极提高器件的存储容量。英飞凌公司有幸成为个实现批量生产1Gb密度器件的厂商，而包括美光科技和三星等众多供应商则紧随其后。SI已经获得美光公司的1Gb DDR2 SDRAM样品，并正在对其进行分析。增加的容量允许模块生产厂商推出1GB或者2GB的双列直插内存模块(DIMM)，它们可用于提高计算机性能。

　　不过，1Gb模块仍不能满足主流应用，因为现在的计算机受限于其所能使用的内存数量。随着系统能够支持更大的存储密度，这种情况在不久的将来会有所改善。

　　减小裸片尺寸的另一种方法是实现更为有效的阵列架构。美光公司256Mb DDR SDRAM实现了6F2单元尺寸的阵列架构，该款SDRAM(MT46V32M8TG-6T)在110nm工艺节点处采用了6F2单元尺寸技术，SI公司在2004年对其进行了分析。在连续几代发展后，存储技术通常会变成某种单元布局的限制，单元尺寸的每改善都需要进行大量的工作来减少光刻的特征尺寸。

　　美光公司个推出打破8F2单元约束的DRAM单元，在产业的发展蓝图上3年。美光的DRAM单元采用130纳米技术获得的单元尺寸相当于采用标准4F x 2F格式的110纳米器件。两者的硅片尺寸相差无几，这点表明，美光并没有因为新位线架构中数据检测复杂性的增加而牺牲硅片面积。

　　美光公司CTO兼研发副总裁Mark Durcan表示：“通过从普遍采用的8F2向6F2转变，我们将在任何给定的工艺技术节点处把每晶圆的可能裸片产出量提高约20%，从而减少单位比特的制造成本”。

　　不过，从此以后，SI就再没有分析过利用了这一阵列优势的DRAM器件，美光公司也没有新品推出。这让人难以理解，因为采用6F2的小工艺节点能够取得很小的硅片尺寸，从而显著降低成本。

　　很多因素都会影响到DRAM器件的制造成本，但是通过调查硅片效率(每平方毫米上的百万比特数)就可以对一个设计的成本效益进行粗略比较。三星的512Mb 90纳米器件在裸片效率方面远远(22%)于接近的竞争产品，甚至与1Gb的器件相比亦是如此。而且从密度的角度来看，这款512Mb器件的定位非常好，预计在2005年下半年将会大批量出货。

　　另外一个有趣的地方是美光和英飞凌公司1Gb器件的裸片尺寸。这些器件的尺寸大约是512Mb器件的两倍。通常情况下，更大密度的器件会比堆叠的512Mb器件节省更多的裸片面积，因为器件的部分电路无需重复。但是在SI迄今为止的调查中，大密度器件中节省的裸片面积并不明显。这可能是因为这些设计是首批1Gb密度器件，还没有进行成本优化，因为1Gb器件在早期生产阶段可能会享有一些价格补贴。

　　三星表示，它们的工程样片中带有1Gb DDR2部分。三星对这些器件采用什么工艺很值得期待。通常，三星会采用较大的工艺节点开始新密度产品的生产，解决设计缺陷后，会将设计移植到较小尺寸。但是，既然公司已经证明能够采用90纳米工艺生产512Mb DDR2，那么三星很有可能在1Gb密度的代产品中就采用90纳米工艺。三星的器件是SI目前认可的能够满足DDR2 667速度等级的DRAM。