直接总线式DRAM的信号连接

　　Direct Rambus DRAM的信号连接关系如图所示。与DDR-SDRAM的不同在于信号线是漏极开路输出以及时钟是以连续不断的方式往复的。

　　图 Direct Rambus DRAM的信号连接关系

　　异步DRAM、同步DRAM以及DDR－SDRAM等无论哪个输出都是有极性输出，是属于在高电平时驱动高电平的机制，而Direct Rambus DRAM利用漏极开路输出，可以对应于快速操作。
 
　　另外，采用2个系统时钟是处理时钟相位偏移的对策，DDRSDRAM利用双向的选通信号实施时钟相位偏移的处理对策，而Direct Rambus DRAM预各了由DRAM向DRAM控制器方向的时钟及由控制器向DRAM方向的时钟两个系统，通过改变读操作与写操作时所利用的时钟，实施时钟相位偏移的处理对策，基本上采用了接近理想的处理方式。
 
　　图的右上部是时钟发生器，物理上放置于离DRAM控制器远的DRAM的旁边，从这里按顺序给时钟布线，到DRAM控制器处再折回到远的DRAM处，结束布线。
 
　　在这两个系统的时钟输人中，由DRAM向主机方向的称为CTM（Clock To Master）；相反，由主机向DRAM方向的称为CFM（Clock From Vaster），以便于区分。读操作时，也就是从DRAM输出数据时，Direct Rambus DRAM与CTM时钟同步输出数据。如果时钟与数据信号的布线长度等相同，则时钟与数据具有相同的延迟时间到达DRAM控制器，所以DRAM控制器可以与时钟同步接受数据。
 
　　另一方面，当向DRAM进行写操作时，DRAM控制器与时钟同步输出数据，由于该数据是与作为由DRAM控制器向DRAM方向的时钟CPM时钟一起传输的，所以只要DRAM端能与CFM时钟同步接受数据即可。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）