半字节模式的DRAM如图1所示，在DRAM的输出缓冲器部位设计了4字（word）锁存器。通过这个锁存器，对于起始地址的砝字数据，可以不赋予列地址而进行迮续的输出。只要认为这正好类似于管线突发式SRAM的突发传输模式即可，图2表示半字节模式DRAM的操作。
图1 半字节DRAM的思路
图2 半字节模式
由于地址的顺序（相当于管道突发式SRAM的突发序列）是固定的以及只能处理4字数据从而存在较大的局限等原因，使得该模式没有像页模式／快速翻页模式那样得到普及。
现在具有该模式的DRAM也几乎不存在了。
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
