Verilog HDL表达式种类
常量表达式是在编译时就计算出常数值的表达式。通常，常量表达式可由下列要素构成:1)表示常量文...
日期：2007-04-29阅读：1483
Verilog HDL中的内置基本门
VerilogHDL中提供下列内置基本门：1)多输入门：and,nand,or,nor,xor,xnor2)多输出门：buf,not3)...
日期：2007-04-29阅读：1851
Verilog HDL的三态门
三态门有:bufif0bufif1notif0notif1这些门用于对三态驱动器建模。这些门有一个输出、一个数据输...
日期：2007-04-29阅读：5431
Verilog HDL门时延
可以使用门时延定义门从任何输入到其输出的信号传输时延。门时延可以在门自身实例语句中定义。带...
日期：2007-04-29阅读：2445
Verilog HDL实例数组
当需要重复性的实例时，在实例描述语句中能够有选择地定义范围说明(范围说明也能够在模块实例语...
日期：2007-04-29阅读：5182
Verilog HDL简单示例
下面是4-1多路选择电路的门级描述。注意因为实例名是可选的(除用于实例数组情况外)，在门实例语...
日期：2007-04-29阅读：1477
Verilog HDL 2-4解码器举例
2-4解码器电路的门级描述如下：moduleDEC2×4(A,B,Enable,Z);inputA,B,Enable;output[0:3]Z;wire...
日期：2007-04-29阅读：1985
Verilog HDL 连接运算符
4.6.6连接运算符连接操作是将小表达式合并形成大表达式的操作。形式如下：{expr1,expr2,...，exp...
日期：2007-04-29阅读：4661
Verilog HDL条件语句
4.7条件语句if语句的语法如下：if(condition_1)procedural_statement_12004-08-16第25页，共41页...
日期：2007-04-29阅读：6573
Verilog HDL 结构建模--模块端口
模块的端口可以是输入端口、输出端口或双向端口。缺省的端口类型为线网类型（即wire类型）。输出...
日期：2007-04-29阅读：1882
Verilog HDL 结构建模实例化语句
5.3实例化语句1.例化语法一个模块能够在另外一个模块中被引用，这样就建立了描述的层次。模块实...
日期：2007-04-29阅读：5274
Verilog HDL 数据流建模 --连续赋值语句
6数据流建模在3.3.2节中，我们已经初步了解到数据流描述方式，本节对数据流的建模方式进一步讨论...
日期：2007-04-29阅读：4581
verilog HDL 结构化建模具体实例
5.4结构化建模具体实例对一个数字系统的设计，我们采用的是自顶向下的设计方式。可把系统划分成...
日期：2007-04-29阅读：2675
Verilog HDL 数据流建模--*-阻塞赋值语句
6.2阻塞赋值语句“=”用于阻塞的赋值，凡是在组合逻辑（如在assign语句中）赋值的请用阻塞赋值。...
日期：2007-04-29阅读：1283
Verilog HDL行为建模--- 过程赋值语句
7.3过程赋值语句VerilogHDL中提供两种过程赋值语句initial和always语句，用这两种语句来实现行为...
日期：2007-04-29阅读：2573
Verilog HDL行为建模具体实例
7.4行为建模具体实例以上面的频率计数器为例，其中的HEX2LED和CNT_4b模块采用行为建模。2004-08-...
日期：2007-04-29阅读：2042
中芯与Magma合作ASIC设计项目
中芯国际宣布与Magma建立合作伙伴关系，中芯国际将在ASIC设计项目中采用Magma完整的RTL到GDSII设...
日期：2007-04-29阅读：1657
Xilinx：为FPGA更光明的未来作准备
来源:EDNCHINAIvoBolsensXilinx公司副总裁兼首席技术官“我相信,会有越来越多的电子设计工程师倾...
日期：2007-04-29阅读：1704
精简的FPGA编程方法
引言便携式、小型的仪表和设备是一个非常重要的应用领域，在未来一段时间内会有比较大的市场。而...
日期：2007-04-29阅读：1873
FAST电路
FAST(FairchlidsAdvancedSchottkyTTL)电路是仙童公司用先进肖特基TTL工艺，即等平面工艺制造的。...
日期：2007-04-29阅读：1660
用FPGA实现非标码速向标准码速的调整
摘要：本文主要讨论了如何利用FPGA可编程芯片实现计算机输出的异步非标码速（如9.6k、19.2k、57....
日期：2007-04-29阅读：1415
VGA图像控制器的CPLD/FPGA设计与实现
摘要：本文介绍了一种利用可编程器件CPLD/FPGA实现VGA图像控制器的VHDL设计方案，并给出了一些重...
日期：2007-04-29阅读：3370
容错系统中的自校验技术及实现方法
摘要：阐述了自校验技术在容错系统中的作用，给出了自校验网络实现原理及实现方法，指出用VHDL语...
日期：2007-04-29阅读：1435
低电压PLD/FPGA的供电设计
由于半导体制造工艺的原因，低电压器件的成本比传统5V器件更低，性能更优，加上多数器件的I/O脚...
日期：2007-04-29阅读：1788
从FPGA转换到门阵列
概述 从FPGA或PLD转换到门阵是经济高效的，有时甚至只需几百个单元就能实现。这已经引起越来...
日期：2007-04-29阅读：1423
用XC9500 CPLD和并行PROM配置Xilinx FPGA
摘 要：Xilinx FPGA系列可以通过串口配置，本文给出了一个用XC9500和并行PROM对Xilinx FPGA进行...
日期：2007-04-29阅读：2305
FPGA设计中关键问题的研究
陕西省西安电子科技大学综合业务网国家重点实验室(710071)李刚强 田斌 易克初 随着FPGA(Field P...
日期：2007-04-29阅读：1169
Verilog HDL 建模概述
在数字电路设计中，数字电路可简单归纳为两种要素：线和器件。线是器件管脚之间的物理连线；器件...
日期：2007-04-29阅读：3053
Verilog HDL 主要功能list
y基本逻辑门，例如and、or和nand等都内置在语言中。y开关级基本结构模型，例如pmos和nmos等也被...
日期：2007-04-29阅读：1525
Verilog HDL时延
信号在电路中传输会有传播延时等，如线延时、器件延时。时延就是对延时特性的HDL描述。举例如下...
日期：2007-04-29阅读：1819
