Cypress 推出PRoC开发套件
赛普拉斯半导体公司（CypressSemiconductor）于今天宣布：针对其多次获奖的PRoCTM（Programmable...
日期：2007-04-29阅读：1536
ST 支持JTAG调试和指令跟踪的开发工具
意法半导体（STMicro）发布一套新的支持日前推出的10-MIP8-bitUSB2.0uPSD340010-MIPS微控制器的...
日期：2007-04-29阅读：1646
片上系统设计与EDA
作者：北京航空航天大学夏宇闻摘要：利用EDA工具和硬件描述语言（HDL），根据产品的特定要求设计...
日期：2007-04-29阅读：1504
Atmel BCDMOS 自动防故障系统
Atmel今日宣布推出利用Atmel一流的0.8-umBCDMOS技术制造的新型单片集成自动防故障系统集成电路AT...
日期：2007-04-29阅读：1340
Fairchild小尺寸互补对称MOSFET
飞兆半导体公司(FairchildSemiconductor)推出最小尺寸的互补对称MOSFET解决方案，为微型“点”功...
日期：2007-04-29阅读：1480
安森美推出自保护电子保险丝
安森美半导体（ONSemiconductor）推出SMARTHotPlug(tm)系列的新成员NIS5112——集成自保护、可复...
日期：2007-04-29阅读：1717
基于CPLD的任意波形发生器
引言任意波形发生器(AWG)在通信系统、测试系统等方面得到广泛应用。本文利用自主研制的150 MSPS ...
日期：2007-04-29阅读：2181
使用FPGA测试的一些有效方法
引言随着芯片设计技术越来越成熟，越来越多的产品选择使用SoC的技术实现。然而，每一次流片不一...
日期：2007-04-29阅读：1481
PLC的英文全称是什么
PLC的英文全称是什么PROGRAMMABLELOGICCONTRLLOR：可编程序逻辑控制器，原先叫PC（PROGRAMMBLECO...
日期：2007-04-29阅读：2504
格雷码转自然码的VHDL实现
libraryIEEE;useIEEE.std_logic_1164.all;entitygrey2normisgeneric(width:integer:=8);port(gre...
日期：2007-04-29阅读：1799
采用基于C语言的设计流优化语音识别芯片结构设计
据预测，市场对语音控制应用设备的需求将急剧增长，其推动力来自电话机市场。电话机将更多地采用...
日期：2007-04-29阅读：2099
PLC与FIELD BUS
本人是STI系列PLC的总设技师，于1997年开发成功S2000系列大型PLC，1998A年开发成功S1000系列小型...
日期：2007-04-29阅读：1964
Verilog讨论组精彩内容摘录(一)
问题：我遇到了一个问题，希望能得到帮助。我在用FPGA（ALTERA10K30）做仿真实验时，内部的计数...
日期：2007-04-29阅读：1436
HDL与PLD/FPGA参考书籍
《VHDL入门与应用》陈雪松滕立中人民邮电出版社2000.12ISBN7-115-08950-7/TP.1943RMB32.00基本概...
日期：2007-04-29阅读：2229
Verilog 的文本编辑器
随着电路规模的增大和复杂，传统的图形输入模式已不可行。语言描述电路成为潮流。它的方便性和好...
日期：2007-04-29阅读：5989
Verilog HDL值集合
VerilogHDL有下列四种基本的值：1)0：逻辑0或“假”2)1：逻辑1或“真”3)x：未知4)z：高阻注意这...
日期：2007-04-29阅读：1415
Verilog HDL整型数
整型数可以按如下两种方式书写：1)简单的十进制数格式2)基数格式1.简单的十进制格式这种形式的整...
日期：2007-04-29阅读：2516
Verilog HDL中的实数形式
实数可以用下列两种形式定义：1)十进制计数法；例如2.05.67811572.120.12.//非法：小数点两侧必...
日期：2007-04-29阅读：2622
Verilog HDL字符串表示
字符串是双引号内的字符序列。字符串不能分成多行书写。例如:"INTERNALERROR""REACHED－>HERE...
日期：2007-04-29阅读：4466
Verilog HDL线网类型
线网数据类型包含下述不同种类的线网子类型。*wire*tri*wor*trior*wand*triand*trireg*tri1*tri0...
日期：2007-04-29阅读：2106
Verilog HDL的wire和tri线网
用于连接单元的连线是最常见的线网类型。连线与三态线(tri)网语法和语义一致；三态线可以用于描...
日期：2007-04-29阅读：8949
Verilog HDL中wor和trior线网
线或指如果某个驱动源为1，那么线网的值也为1。线或和三态线或(trior)在语法和功能上是一致的。w...
日期：2007-04-29阅读：3124
Verilog HDL中未说明的线网
在VerilogHDL中，有可能不必声明某种线网类型。在这样的情况下，缺省线网类型为1位线网。可以使...
日期：2007-04-29阅读：1357
Verilog HDL中向量和标量线网
在定义向量线网时可选用关键词scalared或vectored。如果一个线网定义时使用了关键词vectored,那...
日期：2007-04-29阅读：3806
Verilog HDL寄存器类型表示
有5种不同的寄存器类型。*reg*integer*time*real*realtime1.reg寄存器类型寄存器数据类型reg是最...
日期：2007-04-29阅读：5875
Verilog HDL简介
VerilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。...
日期：2007-04-29阅读：1845
HDL模块指南
模块是Verilog的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一...
日期：2007-04-29阅读：1357
Verilog HDL的时延
VerilogHDL模型中的所有时延都根据时间单位定义。下面是带时延的连续赋值语句实例。assign#2Sum=...
日期：2007-04-29阅读：1517
Verilog HDL数据流描述方式
用数据流描述方式对一个设计建模的最基本的机制就是使用连续赋值语句。在连续赋值语句中，某个值...
日期：2007-04-29阅读：1984
Verilog HDL行为描述方式
设计的行为功能使用下述过程语句结构描述：1)initial语句：此语句只执行一次。2)always语句：此...
日期：2007-04-29阅读：3044
