Verilog HDL值集合

时间:2007-04-29
Verilog HDL有下列四种基本的值:
  1) 0:逻辑0或“假”
  2) 1:逻辑1或“真”
  3) x:未知
  4) z:高阻
  注意这四种值的解释都内置于语言中。如一个为z的值总是意味着高阻抗,一个为0的值通常是指逻辑0。
在门的输入或一个表达式中的为“z”的值通常解释成“x”。此外,x值和z值都是不分大小写的,也就是说,值0x1z与值0X1Z相同。Verilog HDL中的常量是由以上这四类基本值组成的。
  Verilog HDL中有三类常量:
  1) 整型
  2) 实数型
  3) 字符串型
下划线符号(_)可以随意用在整数或实数中,它们就数量本身没有意义。它们能用来提高易读性;的限制是下划线符号不能用作为首字符。



  
上一篇:Verilog HDL整型数
下一篇:`celldefine 和 `endcelldefine

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料