Verilog HDL中的注释
在VerilogHDL中有两种形式的注释。/*第一种形式:可以扩展至多行*///第二种形式:在本行结束。3.3...
日期：2007-04-29阅读：2545
Verilog HDL系统任务和函数
以$字符开始的标识符表示系统任务或系统函数。任务提供了一种封装行为的机制。这种机制可在设计...
日期：2007-04-29阅读：2725
Verilog HDL编译指令
以`（反引号）开始的某些标识符是编译器指令。在Verilog语言编译时，特定的编译器指令在整个编译...
日期：2007-04-29阅读：2796
Verilog HDL的real和realtime类型
实数寄存器（或实数时间寄存器）使用如下方式说明：//实数说明：realreal_reg1,real_reg2,...,re...
日期：2007-04-29阅读：7724
Verilog HDL参数描述及举例
参数是一个常量。参数经常用于定义时延和变量的宽度。使用参数说明的参数只被赋值一次。参数说明...
日期：2007-04-29阅读：1896
Verilog HDL操作符集
VerilogHDL中的操作符可以分为下述类型：1)算术操作符2)关系操作符3)相等操作符4)逻辑操作符5)按...
日期：2007-04-29阅读：4332
Verilog HDL算术操作结果的长度
算术表达式结果的长度由最长的操作数决定。在赋值语句下，算术操作结果的长度由操作符左端目标长...
日期：2007-04-29阅读：1300
Verilog HDL关系操作符
关系操作符有：*>（大于）*=（不小于）*45结果为假（0），而：52<8'hxFF结果为x。如果操作...
日期：2007-04-29阅读：1109
Verilog HDL相等关系操作符
相等关系操作符有:*==（逻辑相等）*!=（逻辑不等）*===（全等）*!==（非全等）如果比较结果为假...
日期：2007-04-29阅读：1737
Verilog HDL逻辑操作符
逻辑操作符有:*&&(逻辑与)*(逻辑或)*！(逻辑非)这些操作符在逻辑值0或1上操作。逻辑操作...
日期：2007-04-29阅读：1790
Verilog HDL移位操作符
移位操作符有:*>(右移)移位操作符左侧操作数移动右侧操作数表示的次数，它是一个逻辑移位。空...
日期：2007-04-29阅读：3898
Verilog HDL表达式种类
常量表达式是在编译时就计算出常数值的表达式。通常，常量表达式可由下列要素构成:1)表示常量文...
日期：2007-04-29阅读：1391
Verilog HDL中的内置基本门
VerilogHDL中提供下列内置基本门：1)多输入门：and,nand,or,nor,xor,xnor2)多输出门：buf,not3)...
日期：2007-04-29阅读：1774
Verilog HDL的三态门
三态门有:bufif0bufif1notif0notif1这些门用于对三态驱动器建模。这些门有一个输出、一个数据输...
日期：2007-04-29阅读：5288
Verilog HDL门时延
可以使用门时延定义门从任何输入到其输出的信号传输时延。门时延可以在门自身实例语句中定义。带...
日期：2007-04-29阅读：2316
Verilog HDL实例数组
当需要重复性的实例时，在实例描述语句中能够有选择地定义范围说明(范围说明也能够在模块实例语...
日期：2007-04-29阅读：5012
Verilog HDL简单示例
下面是4-1多路选择电路的门级描述。注意因为实例名是可选的(除用于实例数组情况外)，在门实例语...
日期：2007-04-29阅读：1385
Verilog HDL 2-4解码器举例
2-4解码器电路的门级描述如下：moduleDEC2×4(A,B,Enable,Z);inputA,B,Enable;output[0:3]Z;wire...
日期：2007-04-29阅读：1916
Verilog HDL 连接运算符
4.6.6连接运算符连接操作是将小表达式合并形成大表达式的操作。形式如下：{expr1,expr2,...，exp...
日期：2007-04-29阅读：4541
Verilog HDL条件语句
4.7条件语句if语句的语法如下：if(condition_1)procedural_statement_12004-08-16第25页，共41页...
日期：2007-04-29阅读：6408
Verilog HDL 结构建模--模块端口
模块的端口可以是输入端口、输出端口或双向端口。缺省的端口类型为线网类型（即wire类型）。输出...
日期：2007-04-29阅读：1747
Verilog HDL 结构建模实例化语句
5.3实例化语句1.例化语法一个模块能够在另外一个模块中被引用，这样就建立了描述的层次。模块实...
日期：2007-04-29阅读：5135
Verilog HDL 数据流建模 --连续赋值语句
6数据流建模在3.3.2节中，我们已经初步了解到数据流描述方式，本节对数据流的建模方式进一步讨论...
日期：2007-04-29阅读：4499
verilog HDL 结构化建模具体实例
5.4结构化建模具体实例对一个数字系统的设计，我们采用的是自顶向下的设计方式。可把系统划分成...
日期：2007-04-29阅读：2569
Verilog HDL 数据流建模--*-阻塞赋值语句
6.2阻塞赋值语句“=”用于阻塞的赋值，凡是在组合逻辑（如在assign语句中）赋值的请用阻塞赋值。...
日期：2007-04-29阅读：1238
Verilog HDL行为建模--- 过程赋值语句
7.3过程赋值语句VerilogHDL中提供两种过程赋值语句initial和always语句，用这两种语句来实现行为...
日期：2007-04-29阅读：2462
Verilog HDL行为建模具体实例
7.4行为建模具体实例以上面的频率计数器为例，其中的HEX2LED和CNT_4b模块采用行为建模。2004-08-...
日期：2007-04-29阅读：1826
中芯与Magma合作ASIC设计项目
中芯国际宣布与Magma建立合作伙伴关系，中芯国际将在ASIC设计项目中采用Magma完整的RTL到GDSII设...
日期：2007-04-29阅读：1539
Xilinx：为FPGA更光明的未来作准备
来源:EDNCHINAIvoBolsensXilinx公司副总裁兼首席技术官“我相信,会有越来越多的电子设计工程师倾...
日期：2007-04-29阅读：1539
精简的FPGA编程方法
引言便携式、小型的仪表和设备是一个非常重要的应用领域，在未来一段时间内会有比较大的市场。而...
日期：2007-04-29阅读：1753
