Verilog HDL操作符集

　Verilog HDL中的操作符可以分为下述类型：

　　1) 算术操作符
　　2) 关系操作符
　　3) 相等操作符
　　4) 逻辑操作符
　　5) 按位操作符
　　6) 归约操作符
　　7) 移位操作符
　　8) 条件操作符
　　9) 连接和复制操作符

　　下表显示了所有操作符的优先级和名称。操作符从优先级（顶行）到优先级（底行）排列。同一行中的操作符优先级相同。
　　除条件操作符从右向左关联外，其余所有操作符自左向右关联。下面的表达式：

A + B - C
等价于：
(A + B ) - C //自左向右
而表达式：
A ? B : C ? D : F
等价于：
A ? B : (C ? D : F) //从右向左
圆扩号能够用于改变优先级的顺序，如以下表达式：
(A ? B : C) ? D : F

4.2.1 算术操作符

　　算术操作符有：

* +（一元加和二元加）
* －（一元减和二元减）
* *（乘）
* /（除）
* %（取模）

　　整数除法截断任何小数部分。例如：

7/4 结果为 1
取模操作符求出与个操作符符号相同的余数。
7%4 结果为 3
而:
- 7%4 结果为 -3

　　如果算术操作符中的任意操作数是X或Z，那么整个结果为X。例如：

'b10x1 + 'b01111 结果为不确定数'bxxxxx

---

具体介绍请看本站其他内容. 温馨提醒!

---