输入偏移约束最常用的一种形式

输入偏移约束最常用的一种形式是OFFSET IN BEFORE，它定义的是数据先于采样时钟多长时间有效；另...

日期：2008-09-16阅读：1944

输入引脚的建立和保持时间要求

首先看看对输入引脚的建立和保持时间要求，图1所示的模型给出了一个包含数据和时钟路径的输入电...

日期：2008-09-16阅读：2462

周期约束分析

周期〈Period）约束的对象是该时钟所驱动的所有同步元件之间的路径，但是不会覆盖如图1所示的A、...

日期：2008-09-16阅读：3565

ISE 10.1提供其他Tcl命令

除了上一节中介绍的Tcl的脚本管理功能之外，通过ISE10.x工具的TclShell还可以执行几乎所有的综合...

日期：2008-09-16阅读：2649

可编程逻器件应用SRLC 16

在Xilinx的FPGA中，4输入的查找表可以配置成一个16位的移位寄存器来使用。这对于一些移位寄存器...

日期：2008-09-16阅读：2524

基于FPGA内部的FIFO设计

在FPGA设计中，内部的FIFO设计是 个不可或缺的内容，其设计的质师会直接影响FPGA的逻辑容量和时...

日期：2008-09-16阅读：6568

在逻辑设计中选择状态机的类型

在逻辑设计中，经常用到二进制(S1＝001、S2＝010、S3＝011及S4＝100等)、枚举(S1＝100，S2＝110...

日期：2008-09-16阅读：1941

复制逻辑以提高器件的工作速度

复制逻辑的原理类似于复制寄存器，当某个逻辑的输出延迟较大时，可以采用复制逻辑的方式来缩短网...

日期：2008-09-16阅读：1563

并行逻辑与串行逻辑

逻辑设计中经常会遇到并行和串行逻辑的概念，并行逻辑通常需要大量的逻辑块输入，如图1所示。采...

日期：2008-09-16阅读：2069

全局时钟缓冲器（BUFG）和第2全局时钟资源

对于一些高扇出的信号，可以利用没有被使用的全局时钟缓冲器和第2全局时钟资源来改善设计的性能...

日期：2008-09-16阅读：3078

评估逻辑设计的工作速度

当采用查找表结构FPGA进行设计时，设计者关心的另一个问题是所设计电路的工作速度和性能估计。尽...

日期：2008-09-16阅读：1634

逻辑器件的同步设计

在设计逻辑和电路时，经常会遇到这样的问题。即采用普通集成电路实现的设计...

日期：2008-09-16阅读：1691

可编程逻辑器件PLA乘积项阵列

PLA可编程逻辑阵列的特点是具有可编程的“与”门阵列和“或”门阵列。PAL的可编程阵列逻辑只有“...

日期：2008-09-12阅读：6111

CoolRunner-II器件的逻辑结构

器件的工作速度利灵活的内部结构往往是设计者在选择器件时非常关心的因素，这些因素完全取决于逻...

日期：2008-09-12阅读：1594

全局复位及局部复位设计

随着FPGA设计越来越复杂，芯片内部的时钟域也越来越多，使全局复位已不能够...

日期：2008-09-12阅读：3078

XMD软件的调试设计

XMD(Xilinx Microprocessor Debugger)可以加快软件程序的调试，它可以调试一块实际的硬件板上的...

日期：2008-09-12阅读：3767

什么是C语言中的宽字符与多字节字符

C语言原本是在英文环境中设计的，主要的字符集是7位的ASCII码，8位的byte（字节）是最常见的字符...

日期：2008-09-12阅读：11429

关于C与C++程序的优化问题

在高级语言中，程序的优化主要应该从数据结构、算法、控制流程等方面入手。各种语言各有它自身的...

日期：2008-09-12阅读：1400

C/C++中构造通用的对象链表

复杂的C/C++声明并不是好的编程风格；这里仅仅是教你如何去理解这些声明。注意：为了保证能够在...

日期：2008-09-12阅读：2316

汇编语法AT&T与汇编语法Intel的比较

gcc采用的是AT&T的汇编格式,MS采用Intel的汇编格式.一基本语法语法上主要有以下几个不同.1、...

日期：2008-09-12阅读：2740

EDK工具自定义IP核

EDK工具自带了丰富的IP核，方便用户构建复杂的嵌入式系统。用户也可以通过EDK提供的CIP(Create o...

日期：2008-09-11阅读：4664

EDK工具中硬件平台

EDK工具中硬件平台部分的描述包含在MHS(MicroprocessorHardwareSpecification)文件中，这个文件...

日期：2008-09-11阅读：1849

EDK简介

EDK是Xilinx提供的用于构建基于Xilinx FPGA的嵌入式系统设计工具套件，在本章中将系统地介绍该工...

日期：2008-09-11阅读：6263

SmartXplorer技术

Xilinx在Xplorer技术的基础上推出了更为强大的SmartXplorer技术，它不仅在提高时序性能和缩短运...

日期：2008-09-11阅读：4362

在ISE工具中使用Xplorer

如下图所示，创建一个ISE工程。右击(Process)窗口中的(Implement Design)选项，然后选择(Categor...

日期：2008-09-11阅读：1830

Xplorer时序收敛技术

时序收敛(TimingClosure)指时序的不断逼近，原理是采用多次迭代(循环)的技术。因此时序收敛就是...

日期：2008-09-11阅读：2099

SmafiGuide技术

SmafiGuide是ISE中另外一种设计重用技术，它根据户指定的NCD文件来指导新的布局布线过,从而达到...

日期：2008-09-11阅读：2886

Partition技术

中为需要做设计重用或者希望保留上次实现结果的模块设定Partition属性。Partition设定的对象可以...

日期：2008-09-11阅读：3279

论eASIC如何实现ASIC设计趋势

摘要：深亚微米ASIC设计趋势衰退的若干主要原因，分析两种替代ASIC的器件FPGA和结构化ASIC的长短...

日期：2008-09-11阅读：1744

科威通用PLC EC-16M16R

产品简介：黄石科威自控有限公司生产的32点开关型通用可编程控制器具有开关型PLC所有的功能，用...

日期：2008-09-10阅读：2690