在Xilinx的FPGA中，4输入的查找表可以配置成一个16位的移位寄存器来使用。这对于一些移位寄存器应用很多的场合，可有效地提高资源的利用率，节省逻辑资源。本节将会以4输入的查找表为例，详细介绍SRLC16的应用。对于更多输入的查找表，如Virtex－5的6输入查找表可以实现SRLC32，原理同SRLC16一样。SRLC16是Xilinx在FPGA独有的一种资源。
4输入查找表实现的SRLC16的基本结构如图1所示。移位寄存器的输入可以是SHIFTIN或是DI，4位地址可以选择内部的16位中的任意位输出到D，MC15可以用来进位级联到下输入。对于其他SRLC16的变形模块的端口和应用，请参考ISE工具中的相应器件的库指南。
图1 SRLC16的基本结构
SRLC16的可以用做一个16∶1的数据选择器，数据选择器的输入是固定数。不用DI，LUT初始化成一个固定的值。SRLC16也可以用做一个可选输出的移位寄存器，数据从Dl输入。输出的抽头由A［3∶0］动态决定，如图2所示。
图2 SRLC16做可变抽头的移位寄存器
SRLC16也可以直接作为一个小的模块来调用，verilog的调用模板如下：
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
