可编程逻辑器件PLA乘积项阵列

　　PLA可编程逻辑阵列的特点是具有可编程的“与”门阵列和“或”门阵列。PAL的可编程阵列逻辑只有“与”门阵列是可编程的，而“或”门阵列是固定的，即不可以编柙 困此PLA结构可以提供更多的共享通道资源，对设计者来说可以节省更多的逻辑资源。用同样规模的器件，可以实现更多的逻辑设计，从而有效地降低成本．
 
　　例如，为了实现X=A＆B＃C和Y=A＆B＃！C逻辑结构，在PAL和PLA的逻辑阵列中所伙用的资源完全不同，如图1所示。
 
　　每个功能杖块内包含－个40×56的PLA阵列，如图2所示．来自功能摸块的40个输入信号，每个信号还有－个反向信号通道。实际上，与阵列相当于－个80×56的可编程“与”矩阵。每一个宏单元的信号利用集合项（Sum Terms），可将56个乘积项的输出求和后作为宏单元的控制输入。
 
　　56个乘积项的输出经过可编程的“或”阵列后分成56个乘积项控制信号。
　　（1）49个乘积项输出：可用于其他宏单元的PTA（宏单元的置位和复位控制信号分量）、PTB（宏单元的输出使能控制信号分量）及PTC（宏单元的时钟使能或乘积项时钟控制分量）。
  　　
　　（2）4个乘积项控制信号：CTC（时钟控制项）信号可用于该功能模块中所有宏单元的时钟信号控制分量，CTR（复位控制项）信号可用于该功能模块中所有宏单元的复位端控制分量，CTS（置位控制项）信号可用于该功能模块中所有宏单元的置位端控制分量，CTE（输出使能控制项）信号可用于该功能模块中所有宏单元的输出使能控制分量。
 
　　（3）3个乘积项用于指定某个宏单元的控制信号PTA（宏单元的置位和复位控制信号分量）、PTB（宏单元的输出使能控制信号分量）和PTC（宏单元的时钟使能或乘积项时钟控制分量）。
 
　　由此看出，CoolRunner-II可提供非常丰富的逻辑和共享布线资源。此外，乘积项阵列还具有高速特性，其传输延迟仅为0.3ns。