一种FIR数字滤波器设计与仿真

  1 引言

    实现数字化是控制系统的重要发展方向，而数字信号处理已在通信、语音、图像、自动控制、雷达、军事、航空航天等领域广泛应用。数字信号处理方法通常涉及变换、滤波、频谱分析、编码解码等处理。数字滤波是重要环节，它能满足滤波器对幅度和相位特性的严格要求，克服模拟滤波器所无法解决的电压和温度漂移以及噪声等问题。而有限冲激响应FIR滤波器在设计任意幅频特性的同时能够保证严格的线性相位特性。利用FPGA可以重复配置高的FIR滤波器，使用VHDL硬件描述语言改变滤波器的系数和阶数，并能实现大量的卷积运算算法。结合MATLAB工具软件的辅助设计，使得FIR滤波器具有快速、灵活、适用性强，硬件资源耗费少等特点。

　　数字滤波器由数字乘法器、加法器和延时单元组成的一种算法或装置。数字滤波器的功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。

　　数字滤波器是一个离散时间系统（按预定的算法，将输入离散时间信号转换为所要求的输出离散时间信号的特定功能装置）。应用数字滤波器处理模拟信号时，首先须对输入模拟信号进行限带、抽样和模数转换。数字滤波器输入信号的抽样率应大于被处理信号带宽的两倍，其频率响应具有以抽样频率为间隔的周期重复特性，且以折叠频率即1／2抽样频率点呈镜像对称。为得到模拟信号，数字滤波器处理的输出数字信号须经数模转换、平滑。数字滤波器具有高、高可靠性、可程控改变特性或复用、便于集成等优点。数字滤波器在语言信号处理、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。

　　FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

　　系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

　　FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。

   2 基本原理 

   分布式算法(Distributed Arithmetic，简称DA)是一项重要的FPGA技术，广泛应用在计算乘积和之中。该算法基本原理如下：

    一线性时不变网络输出：

     设系数c[n]是已知常数，x[n]是变量，在有符号DA系统中假设变量x[n]的表达式为：

     式中xb[n]为x[n]的第b位，而x[n]也就是x的第n次采样。于是，内积y可以表示为：

    分布式算法是一种以实现乘加运算为目的的运算方法。它与传统算法实现乘加运算的不同在于执行部分积运算的先后顺序。该算法利用一个查找表(LUT)实现映射，即用一个2N字宽、预先编好程序的LUT接收一个N位输入向量xb=[xb[0]]，xb[1]，…，xb[N-1]]的映射，经查找表的查找后直接输出部分积。与传统算法相比，分布式算法可极大的减少硬件电路的规模，提高电路的执行速度。

   3 FIR滤波器的设计与实现

    线性相位FIR滤波器通常采用窗函数法设计。这里采用MATLAB窗函数进行设计。窗函数设计的基本思想是要选取某一合适的理想频率选择性滤波器，然后将其脉冲响应截断获得一个线性相位和因果的FIR滤波器。根据给定的滤波器技术指标，选用凯泽(Kaiser)窗设计，其幅频特性和相频特性如图1所示。

    由于从MATLAB算出的系数h(n)的值是一组浮点数，而FPGA器件只是定点数计算，所以要将浮点数转换为定点数。为了获得滤波器系数，转换时需对其进行处理，转换后系

   3．2 FPGA实现FIR滤波器

    FPGA采用FLEXlOK系列中的EPF10K10 2C84—3器件。EDA 工具使用QuartusⅡ5．1。使用FIR滤波器描述编程，从而实现FIR滤波器的顶层原理图，如图2所示。

    4 FIR滤波器实验电路

    完成FIR滤波器程序设计后，可将程序编译时生成的配置文件到选用的器件中，配置后的器件就能够执行FIR滤波器的功能。为了验证设计的FIR滤波器的实际滤波效果，设计了一个实验电路，并利用测试仪器，组成了测试系统，如图3所示。该测试系统包含交流信号发生器、实验电路和示波器。而实验电路包括MD转换电路、FIR数字滤波电路和D／A转换电路，它是整个测试系统的重要部分。

    4．1 A／D转换电路

    A／D转换电路可将模拟信号转换为数字信号，其电路如图4所示。该转换电路中选用MAXIM公司的12位逐次逼近式A／D转换器MAXl83，其转换时间为3μs。MAXl83设置为双极性工作模式，模拟信号的输入范围是±5 V。

     4．2 D／A转换电路

     D/A转换定义将数字信号转换为模拟信号的电路称为数模转换器（简称d/a转换器或dac,digital to analog converter）。

     D／A转换电路可将数字输入信号转换为模拟信号，其电路如图5所示。该电路选用MAXIM公司的电压输出型D／A转换器MX7245，其输出的模拟信号为电压信号，并具有12位的数据输入端。在一定时序的控制下，D／A转换器将输入端接收到的数字信号YOUT[11．．0]转换成模拟信号输出。在模拟信号的输出端连接由电阻和电容构成的一个低通滤波器，具有平滑滤波的作用。

   4．3 FIR数字滤波电路

　　FIR是有限冲激响应（Finite Impulse Response）的简称。由线性系统理论可知，在某种适度条件下，输入到线性系统的一个冲击完全可以表征系统。当我们处理有限的离散数据时，线形系统的响应（包括对冲击的响应）也是有限的。若线性系统仅是一个空间滤波器，则通过简单地观察它对冲击的响应，我们就可以完全确定该滤波器。通过这种方式确定的滤波器称为有限冲击响应（FIR）滤波器。FIR滤波器是在数字信号处理（DSP）中经常使用的两种基本的滤波器之一，另一个为IIR滤波器。IIR滤波器是无限冲激响应滤波器。

    图6给出FIR数字滤波电路。该电路包括高密度可编程逻辑器件、有源品体振荡器、10针插座以及多只电阻和按键开关。这里选用的高密度可编程逻辑器件为AIXERA公司FLEXlOK系列的EPF10K20RC240—3。

    配置的滤波器设计后，利用器件中的剩余资源，即由EPFl0K20RC240—4型FPGA控制A／D转换器和D／A转换器的功能。其中，引脚RD、ADCS分别与A／D转换器的引脚RD、CS相连，而引脚WR、LDAC、DACS分别与D／A转换电路的引脚WR、LDAC、CS相连。

   5 滤波效果测试

   将设计的低通滤波器的配置文件到器件中进行实际滤波测试，用示波器观察各个频率点上输出信号的幅值大小。由滤波测试结果可知，该FIR滤波电路完全达到低通滤波器5 MHz的采样频率，1．5 MHz的截止频率，以及16阶的技术指标参数。图7为原始波形，图8为滤波后的波形。

    6 结语

    研究了在FPGA中采用分布式算法实现FIR滤波器的原理和方法，设计了FIR滤波器并借助Altera公司的FPGA器件和0uartusⅡ软件对设计方案进行仿真验证，测试结果完满足系统设计要求。