FPGA在便携式产品中应用的低功耗实现方法

文将深入探讨有关FPGA芯片的电源管理问题，并以便携式电子产品作为实例进行深入的分析。讨论范围包括：为便携式系统的FPGA芯片提供供电所面对的系统方面的问题；内核电压单调上升的问题；如何利用电压调节技术及为FPGA芯片提供背部衬底偏压(back body biasing)以提升效率。
无论是网络设备、通信设备、工业系统还是汽车电子系统，都普遍采用现场可编程门阵列(FPGA)芯片。因为FPGA芯片在实际应用中具有高度的灵活性，同时还具有可重新配置的特点，因此成为上述各种电子产品所不可缺少的基本元件。近，FPGA芯片的应用范围进一步扩大，甚至广泛应用到各种电子消费产品中，例如机顶盒、DVD录像机及电子游戏机。预计FPGA芯片的应用范围会进一步扩大，相信在定位系统、医疗设备、测量仪表以及便携式设备中的应用会有进一步的增长。
为何设计便携式及手持电子产品的工程师纷纷改用FPGA芯片？原因是多方面的，例如工艺技术不断改善、芯片的功耗及成本也大幅降低、体积越趋小型化。然而，便携式电子产品若采用FPGA芯片，电源管理便会成为系统方面要面对的一个大问题。

图1：实现先进的电压调节的功能示意图。
不同系统对电源供应有不同的要求，明白这一点极为重要，因为供电的输入电压、复杂的启动情况、瞬态响应、供电的顺序等问题必须解决。FPGA芯片需要多个不同的供电电压，例如内核电压(0.9V至2.5V)、I/O电压(2.5V至3.3V)以及专为辅助电路提供供电的低噪音、低纹波电压(典型2.5V或3.3V)。此外，若FPGA芯片的供电来自电池，系统效率及电池寿命的问题便变得极为重要。
FPGA电源管理挑战
无论采用什么类型的FPGA芯片，终的系统决定了将面临怎样的电源挑战。例如，可以接收卫星广播的DVD录像机除了必须为FPGA供电外，还需另外提供数十组其它电压。对于这样的系统而言，电源器的体积及效率不是重要的考虑因素，重要的是必须降低成本。但对于以电池供电的系统来说，效率必然重于一切。
便携式电子产品使用中以及进入待机状态的效率非常重要，因为效率会直接影响电池寿命及工作时间的长短。以采用电池供电的系统为例，输入电压一般介于1.8V至5.5V之间。这类产品大多采用两枚AA电池或1枚锂电池作为电源，而这些电池的电压大部分介于3V至4.2V之间。一般工作电流不会超过1.5A，大部分系统所需的电流都不会超过600mA。尽管对于采用哪种降压转换器解决方案为FPGA供电有一套一般性的指导原则，但便携式电子产品有它的独特要求，即使处于待机状态，效率也必须维持在较高的水平，以便延长电池寿命。
对于便携式系统来说，同步降压DC/DC转换器是FPGA芯片的理想供电方案，而且即使负载电流较低效率也非常理想。但一般的DC/DC转换器有一个缺点，例如负载较小时，效率便会大受影响。同步降压DC/DC转换器的优点是，即使负载处于“满功率”状态或工作完全停止，对效率也不会产生什么大的影响，因为转换器的功能可以关掉。由于FPGA芯片设有通电待机状态，在为处于待机状态的FPGA芯片供电时，转换器会继续工作在开关频率，产生无谓的功耗。便携式系统采用的转换器必须增加跳脉冲(pulse-skipping)或脉冲频率调制(PFM)模式，以便在待机状态时可以改用这个模式。
典型的固定频率同步降压转换器工作在连续导通模式下，其工作频率会固定不变，但若采用PFM模式工作，转换器便有较大的灵活性，例如负载电流降低时，便可改用可变频率、固定开启时间的工作方式，采用不连续模式工作，以减低开关损耗。
这类转换器内置比较器，可以固定频率(fPFM)对输出电压(VO)采样，然后将这个输出电压与参考电压(VREF)加以比较，若输出电压低于参考电压，转换器便会利用脉宽调制(PWM)模式产生固定开启时间的脉冲，为输出电容器进行充电。
转换器会继续以PFM模式工作，直至输出电流超过某一阈值为止，达到这个阈值后，转换器便会重新采用PWM模式工作。负载较小时，采用PFM模式工作有两大优点：首先，采用PFM模式时，大量内部电路都已被关闭，因此DC/DC转换器的供电电流会大幅下降；另外，由于有需要时才进行开关工作，因此输出级的开关损耗可以降至。

图2：该电路可以产生负电压，以便为FPGA提供反向偏压。
设计FPGA供电系统的工程师应该审慎挑选电源管理集成电路，以确保无论在满载还是负载极小的情况下，系统仍可维持高效率工作。此外，芯片的静态电流也必须足够低，以确保采用待机模式时，功耗可以。
内核电压单调上升
系统关闭后，部分FPGA、ASIC内核，甚至处理器都会保持较低的电压，这导致产生预偏压条件，在这种预偏压条件下，功率转换器在启动时便进入这个电压。预偏压的出现会令转换器在启动时出现不期望的电压变化，而电压转换器并不能处理这种负载情况。存在于转换器内的现有电压会导致降低启动时的输出电压，对转换器来说，这是尤其不利的影响。供电电压必须逐渐地稳定上升，直至升到其额定值才稳定下来，我们称这种上升的方式为电压单调上升。若要确保FPGA内部单元能按照恰当的方式启动，供电电压必须以单调的方式上升。由于这些内部的单元在电压上升期间内启动，因此电源供应系统面对的“负载”并非恒定不变。正因如此，所选用的转换器无论处于稳定状态还是电压上升阶段，都必须能够调节其输出电压。
目前有两种方法可以确保电压能够单调上升。其中一个方法是提高转换器的电容，高至足以在输出端保留足够的电荷，令输出电压不会在启动时下跌。若采用这个方法，便需要添加额外的大容量电容器，这样会加大电路板体积，也会增加系统成本。另一个方法是关闭同步转换器的低端MOSFET，然后在高端MOSFET关闭时监控开关节点的电压。转换器会一直处于预偏压状态，直至经过一轮检测，发现开关节点(位于输出电感与两个MOSFET的连接点)的电压在高端MOSFET的整个关闭时段内都低于0V为止。低端MOSFET必须在这个情况出现之后，才可开始进行开关切换。
调节电压以提高效率
FPGA基本上属于CMOS芯片，其特点是可以随着工艺技术的改良而越趋小型化。由于FPGA的半导体工艺已经降低到90nm以下，而工作频率则不断上升，因此动态及静态功率的大小便显得越来越重要。当前FPGA设计实现的方法因为受其设计所限，难以减小动态或静态功率，虽然理论上有这个可能性。
动态功率可以利用以下公式计算出来，公式中的N是指FPGA的开关活动、C为电容、f为频率，而VDD则指供电电压：

静态或漏电功耗由三种漏电流造成：即次阈值漏电流(Isub)、漏极-基底结(drain-body junction)的漏电流(Ij)以及源极-基底之间的漏电流(Ib)。静态功耗可以利用以下公式计算出来：

公式中的Vbs是指基底偏压。
便携式电源系统要求外型小而电池寿命较长，因此单靠提升电池的功率密度或改善供电效率肯定无法满足这两个要求。对于这类系统来说，“动态或自适应电压调节”及“反向偏压”是降低处理器功率所不可缺少的技术，其背后的基本理论可由以上的公式派生出来。若要降低处理器的动态功耗，我们不但要尽量降低时钟频率，而且还要将某一时钟频率所需的内核供电电压尽量调低。这种开环技术称为动态电压调节(DVS)技术，而自适应电压调节(AVS)技术则属于闭环控制技术，其性能比DVS技术有大幅的改善。AVS技术可为不同工艺及温度所产生的影响提供补偿，而且无需像DVS需要的频率/供电电压对照表，简化电压调节方法。FPGA或数字处理器采用的硬件性能监控电路可以通过已成为业界开放标准的PowerWise接口(PWI)与功率控制器建立联系。而且无论在任何频率下，都可利用低至无法再低的供电电压工作。
若要将图2所示的电路添加反向偏压电路，可将-0.8V至-1.5V的电压输入芯片的基底，这样可提高芯片的电压阈值，以及降低次阈值漏电，达到降低静态功耗的目的。
作者：Tushar Dhayagude
行销经理
美国国家半导体电源管理产品部