会产生Bug的原因非常多,可能是硬件设计不良、韧体程序撰写时有误…等。此时针对不同的Bug就必须使用相对应的仪器来检查,硬件方面可使用到示波器、计频器或是多功能电表…等。韧体程序部分的错误也需要有相对应的工具,如组译器、编译器,或是逻辑分析仪。
孕龙科技逻辑分析仪在进行数字讯号分析时,操作十分方便、软件非常的人性化,即使是次操做的使用者也不会感觉太陌生,可以快速的帮助使用者了解数字讯号中的数据及时序关系。
如图一
图一:使用总线显数值显示及波形时间显示
透过总线的组成可以在时间知道数值的正确与否,也能够透过波形时间显示知道每一信道中的波形时间。
在这波形比对功能,正是孕龙逻辑分析仪最贴心的功能之一。目的在于帮助使用者快速的分辨出两次测量结果中有哪些差异,如图二。
图二:数据比对设定画面
透过数据比对设定功能,可快速的将两次波形撷取结果进行比对,并且可以将两笔中波形差异的地方标示出来,方便工程师针对待测物进行程序修改前及程序修改后的比对分析。
孕龙科技逻辑分析仪还有更多贴心的功能,如波形压缩、限定子延迟、自动储存、波形统计、波形绘出、串行总线译码等多样技术,都可以帮助工程师在面对Bug时可更加得心应手。
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。