分频器模块FPQ的VHDL源程序
日期：2008-10-13阅读：1729
EDA中的系统有关仿真
系统仿真后的结果分别如图1、如图2、如图3、如图4所示。 如图1 抢答鉴别...
日期：2008-10-13阅读：1518
EDA中的译码器电路YMQ的VHDL源程序
译码器电路YMQ的VHDL源程序
日期：2008-10-13阅读：2169
EDA中的计时器电路JSQ的VHDL源程序
计时器电路JSQ的VHDL源程序
日期：2008-10-13阅读：2367
EDA中的计分器电路JFQ的VHDL源程序
计分器电路JFQ的VHDL源程序
日期：2008-10-13阅读：2364
EDA中的抢答鉴别电路QDJB的VHDL源程序
抢答鉴别电路QDJB的VHDL源程序
日期：2008-10-13阅读：2438
EDA中的智力抢答系统设计方案
根据系统设计要求可知，系统的输入信号有：各组的抢答按钮A、B、c、D，系统...
日期：2008-10-13阅读：3533
EDA中的智力抢答系统设计要求
在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯...
日期：2008-10-13阅读：1732
EDA中的系统的有关仿真
时序控制电路SXKZ、显示控制电路XSKZ及整个电路系统CDKZQ的仿真图分别如图1...
日期：2008-10-13阅读：1636
EDA中的整个电路系统的VHDL源程序
整个电路系统的VHDL源程序
日期：2008-10-13阅读：1529
EDA中的显示控制电路的VHDL源程序
显示控制电路的VHDL源程序
日期：2008-10-13阅读：1443
EDA中的时序控制电路的VHDL源程序
时序控制电路的VHDL源程序
日期：2008-10-13阅读：1597
EDA中的多路彩类控制器的系统设计方案
根据系统设计要求可知，整个系统共有三个输入信号：控制彩灯节奏快慢的基准...
日期：2008-10-13阅读：2232
EDA中的电路PCB的菲林的打印
在打印前请安装好Create制板演示光盘自带的“prote199se6”汉化版（该汉化...
日期：2008-10-13阅读：3654
EDA中的电路PCB的制作步骤
PCB的制作步骤为：打印菲林（菲林是用于打印PCB图的一种透明纸）→感光板曝...
日期：2008-10-13阅读：2057
EDA中的电路PCB图的设计实例
如图1是简易信号源电路的PCB图，如图2是简易信号源电路的PCB的3D图。 如...
日期：2008-10-13阅读：1965
EDA中的电路PCB设计中的有关重要操作
启动PCB编辑器→确定电路板的尺寸→装载封装元件库→装载网络表9元件布局、...
日期：2008-10-13阅读：1820
EDA中的电路PCB生成网络表
网络表是电路原理图设计与印刷电路板设计之间的一座桥梁，它是电路板自动布...
日期：2008-10-13阅读：2532
EDA中的电路PCB原理图的设计实例
利用晶振、电阻、电容、集成芯片74LS04、集成芯片4040等元器件设计一个能产...
日期：2008-10-13阅读：7161
EDA中的电路PCB有关重要操作
1）元件库的装载 元件库的装载就是将设计中需要使用的元件所在的元件库...
日期：2008-10-13阅读：2292
EDA中的电路PCB启动设计环境
Prote1 99 SE系统一共提供了7个设计环境（或称为设计系统），分别是原理图...
日期：2008-10-13阅读：1813
PROCESSOR的仿真
图1 是PROCESSOR的仿真图，我们先计算图中四个方向滤波器的大小： H FIL...
日期：2008-10-13阅读：1710
RESULT及COMPARE的仿真
RESULT的仿真结果如图1 所示；COMPARE的仿真结果如图2 所示。 图1 RESU...
日期：2008-10-13阅读：1369
FILTER的仿真
滤波器的本质是实现并行流水加法操作。在调试过程中，为了观察到实际的延时...
日期：2008-10-11阅读：1702
REFRESH的仿真
REFRESH模块在系统中的主要作用是实现像素处理窗口的更新。在每一时钟上升...
日期：2008-10-11阅读：1686
系统的有关仿真/SIPO的仿真
（1）激励源：同步时钟及外部输入像素的灰度信息。 （2）期望结果：把串...
日期：2008-10-11阅读：1540
系统的有关仿真/FIFO的仿真
本次设计使用了Altera LPM库中的CSFIFO，即Cycle＿Shared＿FIFO。FIFO用于...
日期：2008-10-11阅读：2239
COMPARE的VHDL源程序
比较器COMPARE模块是数据处理模块PROCESSOR内部的一个子模块，其功能就是根...
日期：2008-10-11阅读：1930
RESULT的VHDL源程序
边界判断器RESULT模块是数据处理模块PROCESSOR内部的一个子模块，其功能就...
日期：2008-10-11阅读：1678
EDA的CPLD/FPGA+MCU系统联合调试设备的联接
CPLD/FPGA＋MCU综合应用系统联合调试设备的联接示意图如图所示。 如图 联接示意图
日期：2008-10-11阅读：1733
