在这个电路中,栅极 G 连接低电源电压 VCC3.3V,源级 S 接 “低电压” 端总线线路 SDA1,漏级 D 接 “高电压” 端总线线路 SDA2,R 为上拉电阻。我们来详细分析其电平状态:当 SDA1 为低电平时(0V),MOS 管导通(当 VGS > 阈值时,以常见的 2N7002 为例,其 Vth 为 2V 左右),此时 SDA2 输出为低电平;当 SDA1 为高电平时(3.3V),MOS 管截止,SDA2 端输出为高电平(5V),这是被上拉电阻拉高的结果;当 SDA2 输出为低电平时,由于 MOS 管内二极管导通,进而使 MOS 管导通,SDA1 输出也为低电平。这样就成功实现了 5V 和 3.3V 之间的电平转换。
对于该电路的电平状态判断如下:当 3.3V 端为高电平时,Q1 导通,Q2 截止,5V OUT 通过 R3 上拉到 5V 系统,呈现 5V 高电平;当 3.3V 端为低电平时,Q1 截止,Q2 导通,Q2 集电极被拉到低电平,5V OUT 系统为低电平。免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。