在无刷直流（BLDC）电机的控制系统中，6 路 PWM 信号精准控制上下桥
MOSFET 的
开关是系统运行的。而驱动 IC 对 PWM 高低电平有效性的配置，经历了从 “上高下低” 到 “上高下高” 的显著转变。这一转变背后，不仅仅是逻辑定义的不同，更是技术与可靠性不断进化的体现。下面，我们就来深入揭秘这两种 PWM 配置逻辑的本质与选择依据。
驱动 IC 的重要任务之一，是将来自
MCU 的低功率 PWM 信号进行放大，使其成为足以驱动 MOSFET 栅极的强信号。在此过程中，明确 PWM 信号何种电平代表开启对应的 MOSFET 至关重要。
定义：无论是上桥臂还是下桥臂 MOSFET，其对应的 PWM 输入高电平代表开启指令；低电平代表关闭指令。
示意：上桥 PWM 为高电平时，上 MOS 管开启；下桥 PWM 为高电平时，下 MOS 管开启；两者低电平时，对应 MOS 管关闭。
要求：同一相的上下桥 PWM 绝不能同时为高电平，否则会造成可怕的直通短路（Shoot - Through），瞬间烧毁 MOSFET。以屹晶微的 EG2132 为例，它是典型的 “上高下高” 控制方式。
定义：上桥臂 MOSFET 对应的 PWM 输入，高电平代表开启；下桥臂 MOSFET 对应的 PWM 输入，低电平代表开启（相当于 “有效低”）。
示意：上桥 PWM 为高电平时，上 MOS 管开启；下桥 PWM 为低电平时，下 MOS 管开启；上桥低电平且下桥高电平时，对应 MOS 管关闭。
要求：同一相的 PWM 绝不能出现上桥为高、下桥为低的组合，这也是导致直通短路的致命组合。以屹晶微的 EG2103 为例，它是典型的 “上高下低” 控制方式。
无论采用哪种逻辑配置，防止同一相的上下桥 MOSFET 同时导通是驱动设计的原则，也是所有驱动 IC 设计中优先级的任务。现代驱动 IC 通常具备以下关键保护机制：
- 集成死区时间控制（Integrated Dead Time）：确保在上下桥切换的瞬间，预留一段两者都关闭的安全时间，彻底杜绝因开关延迟导致的瞬态直通。
- 防护电路：针对可能引起意外导通的现象（如 MOSFET 关断时栅极的电压振铃 Ring、栅极承受过大的负压 dv/dt 等），内置防护电路，大幅提升系统鲁棒性。以屹晶微的 EG2132 的真值表为例，就体现了这些防护机制的作用。
回顾早期 BLDC 驱动方案，驱动 IC 的集成度、工艺水平和内部逻辑复杂度有限。在外部可靠地实现防止 “上高下低”（即上桥高 + 下桥低）同时出现的直通组合时，硬件逻辑上有一个 “巧妙” 的解决方案：使用简单的与非门电路（NAND gate）。对于下桥臂 “低电平有效” 的设计，将下桥的 PWM 输入信号取反后再控制 MOSFET，其逻辑恰好可以通过一个简单的与非门实现。这种方案在当时硬件资源受限的情况下，成本低、实现相对简单、可靠性满足基本要求，因此 “上高下低” 逻辑成为了早期驱动设计的主流选择。
随着技术的不断发展，现代栅极驱动 IC 的制造工艺、集成能力和设计复杂度已经有了显著提升。内部的数字逻辑、高精度死区控制、先进保护功能都高度集成化。在这种背景下，“上高下高” 逻辑的优势被充分发挥，逐渐成为新设计的。
- 更高的抗干扰能力：“上高下低” 要求 MCU 对下桥 PWM 输出低电平作为有效开启信号。在复杂的电磁环境中，低电平信号更容易受到干扰，误触发 MOSFET 开启的风险略高。而 “上高下高” 的开启都是高电平，干扰使其达到有效门槛的可能性相对较低。
- 更符合直觉的逻辑：“高电平开启” 对于大多数工程师来说，是更自然、更符合直觉的逻辑定义方式（比如继电器的控制、普通 GPIO 点亮 LED 等）。设计理解和代码编写更容易，降低人为错误的可能性。“上高下低” 的混合逻辑（上桥高有效，下桥低有效）则需要额外的思维转换，增加认知负担。
- 上下电状态更可靠：MCU 在启动或复位时，IO 口往往处于默认的低电平或高阻态。“上高下高” 逻辑下，这种默认状态会自然地关闭所有 MOSFET，带来更高的上电安全性。而对于 “上高下低” 逻辑，MCU 的下桥口在默认输出低电平（或某些配置下的状态）时，可能就对应于下桥 MOSFET 的意外开启状态，存在一定风险。
- 简化接口设计：随着驱动 IC 集成度提高，复杂的防直通逻辑都放在了 IC 内部，不需要再依赖外部的逻辑门电路。工程师只需关注 “输出高代表开启” 这一统一指令即可，接口设计更简洁。
驱动 IC 中 PWM 逻辑从 “上高下低” 到 “上高下高” 的演变，清晰地展现了技术升级的路径：从早期依赖外部逻辑应对资源限制的 “权宜之计”，发展到依托高度集成化 IC 实现内在逻辑优化和可靠性提升的 “解”。现代 “上高下高” 配置凭借其优异的抗干扰性能、符合直觉的接口、更高的上下电安全性，以及对驱动 IC 先进内建保护机制的完美契合，成为了当今高性能、高可靠性 BLDC 控制系统设计的逻辑方案。
