在汽车电子工程领域，时钟和高速数据线堪称 PCB 上强的辐射源。如何抑制 GHz 级辐射发射，成为了电子工程师们面临的重要挑战。控制边沿速率、缩短走线长度、优化覆铜与过孔设计，这三项措施宛如三把利刃，是解决这一问题的关键所在。本文将结合具体设计指南，为你详细阐述如何将理论转化为可执行的 Layout 规则。
一、指南 6：控制信号上升 / 下降时间
设计目标
降低辐射发射。数字信号的边沿陡峭程度与频谱中的高频谐波分量密切相关。边沿越陡峭，高频谐波分量越丰富。时钟信号就是一个典型例子，其辐射能量主要集中在谐波频率上。因此，在时序允许的情况下，尽可能增大上升 / 下降时间，是降低辐射带宽的直接手段。
经验法则
驱动端串联 33Ω 电阻可显著减缓边沿；信号有效频率 f<sub>max</sub>≈0.35/t<sub>10%?90%</sub>；当走线长度 >λ/10 时，必须按传输线进行阻抗控制。
为了更好地理解这一原理，我们来看 PCB 走线作为天线的波长效应示意图（图 3-1）。当走线长度超过信号波长的 1/10 时，走线开始表现出天线效应，产生显著辐射；当长度达到 1/4 波长时，信号会出现严重畸变。所以，控制边沿速率以压缩信号带宽（即增大波长 λ），可使走线脱离天线区，是降低辐射的有效策略。
图 3-2 展示了高速与高电流 PCB 走线设计的六项技巧，包括保持 3W~5W 线间距、使用串 / 并联端接电阻、添加接地缝合过孔、选用更粗更宽走线、采用热过孔与覆铜、优化过孔载流能力。其中，第②项（端接电阻）与第③项（接地过孔）直接服务于 EMC 目标，通过抑制反射和维持回流连续性来降低辐射。
二、指南 7：时钟线尽可能短
设计目标
降低辐射发射。时钟是系统中频率、谐波丰富的信号源，其布线长度直接决定辐射发射水平。因此，严格把控时钟线布线与回流路径，遵循 “越短越好” 的铁律至关重要。
Layout 建议
时钟源应放置在负载中心位置，采用星型或菊链拓扑，避免不必要的蛇形绕线增加长度。
三、指南 8：顶层 / 底层覆接地铜
设计目标
降低辐射发射。在 PCB 顶层和底层的信号周围覆完整接地铜，并在边缘做金属化处理，同时整板布置接地过孔阵列（过孔间距 < 频率的 λ/10），可有效避免铜岛成为辐射天线。
展示了实际 PCB 中接地缝合过孔（Ground Stitching Vias）的密集阵列布局。绿色电路板上布满了规则排列的接地过孔，将顶层覆铜与内层接地平面紧密连接，形成低阻抗的三维屏蔽结构。这种过孔阵列是维持表层覆铜屏蔽效能、防止铜岛辐射的关键。
展示了缝合过孔在信号换层处的微观布局。高速信号线两侧环绕着接地过孔，确保信号换层时回流路径不中断。Altium Designer 等 EDA 工具支持自动放置缝合过孔阵列，这是高速 PCB 设计的标准实践。
展示了 PCB 芯片周边接地覆铜与密集过孔阵列的局部视图。U3 芯片的每个 GND 引脚均通过独立过孔直接连接到内层接地平面，周围覆铜完整无分割。这种 “引脚 - 过孔 - 平面” 的低阻抗连接方式，是顶层 / 底层覆铜发挥屏蔽作用的前提。
展示了 PCB 边缘金属化（Edge Plating）工艺截面图。表层信号层与接地层在板边通过金属化铜层实现电气连接，重叠区域不少于 500μm。边缘金属化能将表层覆铜与内层接地平面在板边短接，形成封闭的电磁屏蔽边界，防止边缘泄漏辐射。
