在电子电路设计领域，常常会遇到这样一个令人困惑的问题：时钟频率不高，边沿为何仍会辐射？这一现象背后蕴含着复杂的原理，对电子设备的电磁兼容性（EMC）有着重要影响。
时钟的重复频率决定了其翻转的时间间隔，而上升和下降时间则决定了翻转中所包含的频率成分。例如，当一个时钟的频率仅为 100kHz 时，从频谱上却可能出现几十兆赫兹甚至更高的成分。这是因为数字时钟并非正弦波，每次翻转都会在短时间内推动电流改变，快速的边沿必然会带来宽频能量。若此时回流路径过长，这些高频电流就会通过环路和共模路径产生辐射。并且，降低时钟重复频率虽然可能减少翻转次数，但不一定能消除每次边沿的高频尖峰。
真正决定频谱上限的是边沿时间。一个周期较长的脉冲也可能具有很快的上升沿，频谱的基线间隔与重复频率相关，而高频包络则明显受上升下降时间控制。例如，资料中的对比波形显示，单个窄脉冲和较低频率的时钟都可能存在快速转换。所以，不能因为时钟频率数字不大，就认为它只会产生低频问题。在测量时，应先在源端测量上升时间，同时要注意探头带宽、接地方式和测量点会对结果产生影响，不能把长地线自身的振铃误当成板上边沿。此外，频谱上谐波是否明显还与占空比和抖动有关，占空比的改变会重排偶次、奇次谐波，抖动则可能使离散能量变宽。因此，在分析时要保存时域波形，避免仅依据某一根频谱线来判断源头。当同一时钟经过不同缓冲器后，逻辑频率不变，但边沿可能会快很多。所以，在器件替换或驱动强度设置变化后，即便功能正常，也应重新评估电磁干扰（EMI）情况。
每个边沿的电流都要沿回流环路完成循环。输出驱动器将电荷送到接收端后，电流需从接收器地脚沿参考结构回到源端，信号线与回流路径围成的面积就是高频环路。如果参考面被切开、换层缺少回流过孔或连接器地针距离太远，都会迫使回流绕行，导致环路面积增大，相同的边沿电流就更容易转化为辐射。特别是靠近晶振、连接器和板边的回流断点，对辐射的影响更为敏感。仅仅在信号线上加滤波而不修复回流，改善效果往往有限。需要注意的是，回流路径并不总是板上短的几何线，高频电流会选择阻抗路径，通常贴着信号在参考面下方返回。当参考面中断时，它会寻找近的跨层电容、地过孔或连接器地针，从而形成意想不到的大环路。跨分割走线的风险在于回流被迫绕到分割连接处，虽然信号线可能只多走几毫米，但回流可能会多绕数厘米，导致环路面积和公共阻抗明显增加。
共享阻抗会将差模电流转化为共模电流。理想情况下，差模电流沿信号去、沿回流回，外部场部分抵消。但如果两条路径共享一段阻抗，其他开关电流会在这段阻抗上产生电压，使信号和回流同时升高。一旦两根导体对外呈现同相电压，线缆、接口和外壳就更容易被激励为共模天线。频谱超标位置通常不仅仅由时钟基频决定，在排查时可比较差模和共模电流，并逐段寻找公共地阻抗、长回流和跨分割位置。当线缆被激励后，板内很小的共模电流也可能产生明显辐射。如果接口处没有连续地参考和 360 度屏蔽连接，内部边沿噪声容易沿线缆离开机壳。近场探头与电流钳可用于区分板上辐射和线缆共模，但当近场探头扫到某个芯片辐射强时，不一定意味着该芯片就是终辐射体，它可能只是噪声源，真正有效的天线可能是另一端的线缆，需要结合电流钳和断线对照来确认传播链。
为了减缓边沿辐射，可以在源端串联电阻，它能与驱动器输出阻抗、走线电容共同减缓边沿，降低高频电流尖峰。电阻位置应靠近源端，否则前段走线仍会以快边沿被激励。但电阻阻值不能照搬经验，过大的阻值可能会破坏电平建立时间、接口时序或产生新的反射。应在满足接收端时序和门限的前提下，逐步增加阻尼并观察频谱。如果信号只在板内短距离传输，可先缩小回流环路，再决定是否减缓边沿。在布局阶段，应预留靠近驱动脚的阻尼位，并避免让测试点和分叉位于电阻之前。同时，接收端波形要与 EMI 一起验收，只有当边沿被减缓后，门限穿越时间、抖动和建立保持余量仍满足接口要求，才是工程上可用的折中方案。
综上所述，“频率不高” 只能描述时钟的翻转节奏，不能替代对边沿的测量。高频辐射源于快速的电流变化以及其真实的回流环路。在遇到高次谐波问题时，应先测量上升时间和回流路径，再考虑源端阻尼。只降低时钟频率可能无法解决根本问题。整改时要只改变一个变量，先修复回流，再调整阻尼，处理接口共模。每次都要保存时域和频域对照，以明确辐射下降是由于边沿变慢、环路变小还是线缆电流减小所致。此外，在选取整改方案时，还要考虑量产离散性，因为边沿、驱动阻抗和板材参数都存在公差，样机刚好压线并非稳健的结果。至少要用快慢器件角、不同板次或阻值档位来确认频谱余量，并保留接收端时序对照与探头位置，方便复测。
图 1 较低重复频率仍可能包含很窄的电流脉冲
图 2 信号、旁路与晶振电流都存在各自的闭合环路
图 3 差模与共模的传播路径不同，整改手段也不同
图 4 低频时钟的每次快速转换仍需要独立评估
