在线设计工具的自动化运算放大器选择流程

   自动流程进入半系统需要结合参数分析以及对所需设计问题和裕度的一些判断。这将选择流程分解为一组“必须具备”的运算放大器特性、二阶寄生考虑因素，然后根据足够的参数数据的拟合紧密程度进行，以预测一系列解决方案。同相运算放大器应用可能是简单的，但即使在这里也存在足够的陷阱，需要进行适度的分析。这里将通过示例描述近发布的（2011 年末）在线同相运算放大器设计工具的放大器筛选流程。

   自动流程进入半系统需要结合参数分析以及对所需设计问题和裕度的一些判断。这将选择流程分解为一组“必须具备”的运算放大器特性、二阶寄生考虑因素，然后根据足够的参数数据的拟合紧密程度进行，以预测一系列解决方案。同相运算放大器应用可能是简单的，但即使在这里也存在足够的陷阱，需要进行适度的分析。这里将通过示例描述近发布的（2011 年末）在线同相运算放大器设计工具的放大器筛选流程。

    将运算放大器应用于信号处理需求时的“多对一”映射问题

    运算放大器是如此普遍和灵活，要摆脱任何设计感觉就像它已经针对设备“优化”一样，可能是一项艰巨的任务。大多数决策变成了一系列重叠的性能覆盖类型决策，其功耗和价格成本是多少？几乎总是有一系列设备可以满足要求。例如，提供 100kHz 目标的设备可以满足 100kHz 信号路径的某种增益要求，但也可以通过许多比这更快的设备来满足。对于任何特定的设计要求，可能有多种设备可以提供感兴趣的设计。

   一种行之有效的方法是使用 Intersil 在线运算放大器工具，分 4 个步骤进行举例说明，如下所示：

   1. 要求信号路径的一些基本设计目标。对于同相工具（参考文献 1），这些是增益、信号带宽和输入网络上的一些选项。

   2. 对实施施加一些限制。重要的始终是为设备供电所需的总电源电压。Intersil 工具支持 1.8V 至 40V 范围，涵盖了广泛的工艺技术。这是器件上的总电源电压，初的假设是该值的+/- 1/2 将用于双极电源设计。下一个重要的约束是所需的输出摆幅，它将输入转换速率和 I/O 余量检查。

   3. 根据这些基本要求，工具中的所有设备都会被筛选出不适用的设备。例如，30V 电源设计 (+/-15V) 将无法使用单电源 +5V 类型的设备。然后，应用更复杂的带宽和转换速率屏幕。

4. 从筛选出的候选设备列表中，使用所需的信号路径性能目标，按照满足要求的到过度杀伤程度进行排序。通常，这往往会按照大致上升的速度和电源电流对设备进行。

   这应该在寻找候选解决方案方面取得良好的初步成果。可接受设备的排序列表显示有一小组次要参数，这些参数可能导致一个设备比其他设备更具吸引力。电源电流、输入噪声电压和标价等因素对于特定应用可能非常重要，但对于其他设计来说并不是决定成败的性能参数。这种方法不仅仅是供应商网站上常见的参数排序工具。它还进行一些中间计算，以预测设计过程中有时被忽视的问题。选择流程中内置了一些假设的组件元素值设计算 法。

     筛选运算放大器以达到所需的性能目标。

    简单的筛选当然会拒绝无法在所需电源电压下运行的设备。然后，它会拒绝无法支持所需的 I/O 电压摆幅的器件。这是一项 I/O 余量检查，其中大多数时间输出将成为主要限制 - 增益为 1 的设计目标可能除外。给定输出 Vpp，隐含的输入 Vpp 就是除以增益的值。这些对于增益为 1 的设计来说是相同的。通常，只需要求一点增益（例如 1.3V/V）就可以快速消除非 RR 输入设备的输入范围问题。Intersil 工具将此余量计算保护范围为 10%，以预测电源和器件余量的一些公差。更有趣的是带宽和转换速率检查。

    根据特定增益和所需的带宽，一组简单的计算可以确定设备是否可以满足这些要求。电压反馈放大器 (VFA) 和电流反馈放大器 (CFA) 类型设备之间的计算略有不同。在一定增益下的估计带宽的基础是一个压倒一切的目标，即多提供适度的峰值频率响应。在某些情况下，允许响应显着达到峰值当然是可能且有用的。但更常见的是，它会导致意外的过冲、更高的集成噪声以及响应形状的部件间变化。标称目标响应是近似的巴特沃斯响应，并且通常是过度补偿的。虽然使用简单的算法来估计连续增益下的设备带宽，

    虽然在非反相阶段建议特定的带宽控制技术是很常见的，但该工具仅提供大于目标的近似带宽。如果需要，可以应用 3 种简单 RC 带宽设置技术中的一种，如参考文献附录 B 中所述。2.（警告！——在反馈电阻器上设置一个上限来设置信号带宽可能是这 3 个选择中效果差的，并且会带来更多的二阶包袱）。

为了预测部件之间和温度的变化，实际目标带宽增加到用户输入值的 1.3 倍。然后，对于 VFA 设备 –

1. 检查所需增益是否不低于操作增益。要求增益为 1，然后应用非单位增益稳定器件并不是一个好主意。

2. 然后，进行简单的增益带宽积 (GBP) 除以增益检查，确认其 > 目标。如果是这样，则该测试将被检查为通过该设备。

  估算 CFA 运算放大器可实现的带宽

    对于 CFA 设备，该过程稍微复杂一些。在达到一定增益时，可以调整反馈电阻以保持近似恒定的带宽（巴特沃斯通常是 CFA 标称频率响应的目标）。增益继续增加，Rf + Rg 总和终会变得如此之低，以至于输出负载如此之重，以至于开始“带限”。这没有得到很好的控制，因此这里的方法是根据这个负载问题解决恒定带宽增益（随着增益的增加，将调整 Rf），然后开始将 Rf 线性增加到增益之上，然后估计终的闭环带宽，因为它随着 CFA 增益和 Rf 的增加而下降。

   此 CFA 带宽检查的基础是公式 1 的近似恒定带宽关系。每个 CFA 都有一个总反馈互阻抗，它将保持大约相同的环路增益交叉，从而保持闭环带宽。对于非反相情况，反馈互阻抗是反馈电阻器与反相节点开环输出阻抗乘以“噪声增益”（参考文献 3）的乘积之和。这个简单的同相电路中的“噪声增益”就是目标信号增益。在等式中。1，Zopt 是标称目标反馈阻抗，然后可以控制其他项以达到该增益值。Ri 是开环反相输入电阻。该值越高，CFA 的“获得带宽独立性”越少，并且 Rf 需要越快下降以保持恒定带宽。

    随着目标增益上升，可以通过向下调整 Rf 值来实现相同的 Zopt，如公式 1 所示。2. 这个简单的模型终会随着 Av 的增加而预测出负的 Rf，因此它仅在一定程度上有用。

     这里的关键是了解每个 CFA 设备的 Zopt 和 Ri。有时会指定这一点，但更常见的是可以从器件数据表中推荐的 Rf 与增益数据中取消。CFA 数据表通常采用带宽响应曲线构建，通过调整反馈 R 值，增益保持大致相同的响应形状。

    终，该一阶调整失败，并且带宽由于负载而减少。对此的一个非常近似的估计是分配可用于 Rf + Rg 反馈负载的可用线性输出电流的百分比。这是在 Intersil 同相设计工具（参考文献 1）中完成的，以获得标称电源上的可用峰值摆幅，并让 20% 的线性输出电流返回反馈路径。这给出了 Rf +Rg = Zmin 限制。将其与等式结合起来。2 将通过二次解给出 Avmax。近似信号增益超过方程。可以使用式2所示的公式。3.

    其中 α 在等式中定义。4.

   一旦特定候选解决方案的所需 Av 超过此值，目标反馈阻抗就会以与等式 1 给出的 Avmax 目标增益相同的比率增加。5.

   将这个新的目标反馈互阻抗代入方程。2 将给出 Rf 值，然后所需的增益当然将给出 Rg 值。

  使用低功耗宽带 CFA（如 EL5165（参考文献 4））将增益从 1 步进到 10 将说明该方法。该 5mA 静态电流器件所需的参数为

   佐普特 = 900Ω

   电阻=200Ω

   EL5165 线性输出电流估计为 154mA。由于其在 +/-5V 电源上指定的 +/-4.1V 摆幅，在反馈网络中花费 20% 设置 Zmin = 133 欧姆。

    将这些数字代入方程。3 将给出保持恒定带宽 = 4.0V/V 的增益。高于该增益，Rf 将使用方程式增加。5 以获得放大的目标反馈互阻抗，然后方程。2 求解 Rf。表 1 显示了使用 1% 值捕捉、估计带宽以及参考文献 1 中的仿真带宽得出的电阻值。1.

    这表明我们期望通过增益 4 获得约 370Mhz 的恒定带宽，然后随着 Rf 从该点开始增加，带宽将开始下降。另一种方法是随着增益增加（在 Zmin 处）保持固定的反馈负载。这会将 Rg 值从表 1 中所示的值向下移动，这通常会暴露与输入缓冲区响应相关的次要带限问题。图 1 显示了针对参考文献中 2 个目标的增益生成的仿真原理图。1.

    图 2 显示了表 1 中的值所得到的小信号响应形状。这是 0dB 处的归一化图，可以更轻松地查看 F-3dB 与增益的范围。增益 1 的峰值通常比预期更高，而增益 2 到 4 则紧密聚集在 400Mhz 附近，显示了 CFA 在某些增益范围内的恒定带宽特征。响应中的轻微峰值使带宽略微超出了预期的 370Mhz。然后，随着 Rf 的增益增加到 4 以上，带宽会以近似成比例的方式下降。

    对于 Intersil 同相设计工具中的每个 CFA 器件，使用此方法对所需增益下的闭环带宽进行估计，然后与 1.3X 保护带目标带宽进行比较，以接受或拒绝该器件作为可能的解决方案。

    筛选运算放大器时的压摆率考虑因素

    每个运算放大器在进入转换限制操作模式之前对其可支持的输出 dV/dT 都有一些物理限制。虽然这在某些应用中可能是可以接受的，但这里假设如果可能的话应该避免这种非线性操作模式。该估计的转换速率要求分为时域或频域应用考虑。对于假设的阶跃响应类型应用，输出峰值 dV/dT 通常是输入边沿速率和放大器响应形状的组合。一种方法是使用目标带宽作为源信号的隐含估计。使用可能远远超出所需带宽的估计解决方案带宽可能会导致更高的隐含转换速率要求。根据二阶频率响应可以很好地估计峰值转换率（参考文献 5），如下式所示：6.

   这是二阶阶跃响应的峰值 dV/dT——基本上求解时间波形的导数。随着极点变得更加复杂，频率响应中会出现更多的过冲和峰值，响应的 F-3dB 也会增加——这就是等式 1 的部分。图 6 捕获了过冲阶跃响应的不断增加的峰值 dV/dT。

  只需将目标 F-3dB 代入该方程是一个粗略的近似值。大多数放大器的指定标称压摆率对电源和温度都有很大的容差。为了预测批量生产的情况，Intersil 工具将等式 1 的结果相乘。6 x 2X 构建一些保护带以达到设计目标。

    对于面向频域的应用，压摆率要求更多地通过针对某个频率的目标 SFDR 要求来实现。这成为单音 dV/dT 的 2 步计算，用于在某个频率小于指定的 F-3dB 时输入的输出 Vpp。此计算的默认频率是设计者输入的 F-3dB 的 1/2，但可以覆盖为更高或更低的频率。然后，物理输出信号的 dV/dT（在公式 7 中给出）通过与目标 SFDR（参考文献 6）相关的指数乘数进行保护带。

    等式。图 7 假设正弦摆幅，其中 Vpeak 是指定 Vpp 的 1/2，Fmax 默认为目标 F-3dB 的 1/2。

   继续以 EL5165 为例，指定 100Mhz 带宽目标和 2.5V 输出摆幅，并首先检查的阶跃响应放大器压摆率要求，得出 1335V/μsec 目标（公式 6 结果的 2 倍）。切换到 SFDR 设计，在 2.5V 输出时默认 50MHz 信号，默认 60 至 69dBc SFDR 目标，可产生更高的 3333V/μsec 目标。信号本身将要求根据方程 392V/μsec 峰值 dV/dT。7. 要进入中间 60dBc SFDR 区域，器件中需要大约 10 倍的压摆率裕度。这些都低于 EL5165 可用的 4500V/μsec 转换速率，因此它仍然显示出足够的设计余量来满足阶跃或 SFDR 导向的要求。

    为了消除这些非常近似的转换速率要求估计，在 SFDR 模式下使用非常低的工作频率并仅瞄准 40->49dBc 范围将显着降低估计目标。例如，更改此约束以在 10Mhz 信号频率下应用，并且此 SFDR 范围可提供 800V/μsec 筛选目标。这样做通常会显着扩大可能的运算放大器解决方案的范围。

     总结和结论

    任何尝试根据同相设计要求“优化”运算放大器选择的设计人员都会很快发现需要考虑的多个层面。工作电源电压和避免 I/O 削波问题等问题很简单，而估计转换率要求和设计裕度则涉及计算和判断。此处描述了在线自动化设计工具选择流程的一些细节。重要的目标是在推荐的解决方案放大器中建立足够但不是太多的设计余量，以处理部件之间、温度和电源变化。设计流程中内置了足够的灵活性，允许用户覆盖默认设计假设中的一些设计裕度估计。