电源层中的大量间隙孔会对高速信号的行为产生巨大影响。信号完整性对于设计人员来说是一个日益严重的问题，因为新设计需要具有越来越多引脚数的组件，而这些组件必须使用过孔进行连接以访问印刷电路板 (PCB) 的内层。孔和焊盘堆叠的正确设计可以产生高产量的电源层，同时保持通过这些区域路由的非常快的信号的质量。如果不考虑适当的间隙，会因短路、传输线阻抗变化不理想或两者兼而有之而导致 PCB 良率降低。当高引脚数球栅阵列 (BGA) 封装安装在多层 PCB 上时，就会产生典型的电源层结构。
图 1： BGA 在电源层中创建的典型孔图案上布线的走线图示
在创建连接 BGA 引脚的过孔时，电源层中的间隙孔为穿过 PCB 钻出的孔留出了空间。用于构建 PCB 的 PCB 制造工艺决定了间隙孔的尺寸。多层PCB（图2中的AF）的参数决定了其间隙孔。
钻孔的漂移（图 2 中的 C）是以下因素的精度之和：
钻孔以找到真实的孔位置
制造过程注册内层图像的能力
内层对的配准精度
层压过程中内层图案相对于彼此偏移的量
用于构建 PCB 的原材料的尺寸稳定性
钻头穿过层压板时可能偏离垂直方向的偏转量
外层图像与内层图案配准的度。
随着 PCB 尺寸的增加，这些因素变得更加重要。在为特定 PCB 设计创建公差预算时，建议根据制造规范调整制造中使用的面板尺寸。
图2中的镀通孔尺寸如下：
A = B + 两倍电镀厚度（通常为 1-mil）
C = A + 两倍钻孔和套准公差（18×24英寸面板通常为6密耳）
D = C + 两倍环形圈（通常为 2 密耳）
F = D + 平面或信号层中近的铜间隙的两倍（通常为 5 密耳）
对于 12 密耳钻孔，间隙孔 (F) 为 38 密耳，定位焊盘 (D) 为 28 密耳
对于 24 密耳钻孔，间隙孔 (F) 为 50 密耳，定位焊盘 (D) 为 40 密耳。
从这个尺寸分析中，我们看到使用 12 密耳过孔布线的 50 密耳间距 BGA 形成了 12 密耳的网络，足以保留通过其的 5 密耳走线的阻抗。走线宽度、通孔尺寸和间隙焊盘尺寸的结合产生了可构建的 PCB，其电气性能良好且易于制造。间隙垫尺寸 (F) 描述了穿过 PCB 每一层的圆柱体。为了保持适当的间隙，每层中的所有铜都必须保留在该区域之外。因此，走线不能比幅材宽度更宽。如果在两个引脚之间布线多于一条迹线，则组合宽度和分隔空间不能超过卷材宽度。
在 1 毫米或 40 密耳间距 BGA 封装中，12 密耳钻头的间隙孔仍需要为 38 密耳。剩余的网只有 2 密耳。显然，穿过具有这些尺寸的阵列的迹线的阻抗会显着增加。更重要的是，走线不能比 2 密网更宽，以满足信号层中的间隙规则。
当前一代的计算机和网络设备经常使用 1mm BGA 封装。为了在 PCB 制造中获得合理的产量，必须减小图 2 中所示的一个或多个尺寸。这通常是通过在小于 18×24 英寸的面板上构建 PCB 来实现的。当 PCB 尺寸需要使用 18x24 英寸或更大的工艺面板时，1mm 封装会导致产量下降、信号完整性受损或两者兼而有之。
图 3： 典型 1mm BGA 阵列中阻抗变化引起的信号反射导致的边缘速率侵蚀
开关边缘上的边缘腐蚀是由于信号穿过 BGA 阵列时线内阻抗增加造成的，并产生部分入射信号的正反射。阻抗变化反射的能量减慢了开关沿。虽然在大多数系统中，这种影响可以忽略不计，但对于千兆位及以上信号来说，50 皮秒更高的时间延迟可能是不可接受的。
细间距 BGA 间隙问题的补救措施
当使用 50 密耳间距 BGA 时，可以选择在 BGA 下产生均匀走线阻抗的尺寸，并创建可制造的 PCB。随着 BGA 间距的减小，可用于创建令人满意的网络和均匀阻抗迹线的空间也会减少。在 1 毫米（40 密耳）时，可以通过减小 PCB 面板的尺寸来实现所需的结果。在这种情况下，通过减少其他余量来获得额外的卷材空间。随着 BGA 的间距减小到 1mm 以下（例如使用 uBGA 和芯片级封装），没有足够的铜来保护网络或为穿过阵列的走线提供良好的合作伙伴。
对于球距低于 1mm 的解决方案是使用通孔和盲孔的组合。由于器件的电源引脚需要使用通孔进行连接，因此封装上的电源引脚分配足够分散，以便在电源层中留出足够的网络。然后将信号引脚布线到仅使用盲孔访问的信号平面上。
盲孔可以激光钻孔到几乎任何深度，因此人们可能期望能够使用它们将信号路由到任何埋入信号层。不幸的是，将铜镀入盲孔会限制其钻孔深度。成功的电镀将盲孔的深度限制为不大于其直径。因此，5 密耳的盲孔只能将信号布线至 5 密耳深。这一限制对盲孔的布线造成了实际限制。在大多数情况下，激光钻盲孔技术将这种布线方法限制在外层和埋层。
引脚间距小于 1mm 且可使用层和第二层（或一般情况下为 n 层和 n-1 层）进行布线的器件可以结合使用用于电源引脚的通孔钻孔和用于信号布线的盲孔。实际上，这将总引脚数限制在 100 以下。
存储器 IC 区域是这种形式的布线效果良好的主要位置。
计算电源层中间隙孔阵列的影响有助于确保孔和焊盘堆叠的正确设计，从而实现更高产量的电源层和更好的信号质量保护。
