在现代电子设备不断发展的背景下，电磁兼容（EMC）问题愈发受到关注。EMC 的含义是 “和平相处”，即设备之间、板内的器件与走线等都要互不干扰。设备与外界的 EMC 是阶段重点考量的方面，而本文着重探讨板内的 EMC 问题。
从 EMC 角度出发，在 PCB 设计过程中，有三个主要因素需要优先考虑，分别是输入 / 输出引脚的个数、器件密度和功耗。
在器件布置方面，存在一系列重要原则。相互有关联的器件应尽量靠近，数字电路、模拟电路及电源电路需分别放置，高频电路与低频电路也要分开。易产生噪声的器件、小电流电路、大电流电路等要尽量远离逻辑电路。对于时钟电路和高频电路等主要的干扰和辐射源，应单独安排，并且远离敏感电路。输入输出芯片要位于接近混合电路封装的 I/O 出口处。
高频元器件的连线应尽可能缩短，以减少分布参数和相互间的电磁干扰。易受干扰的元器件不能靠得太近，输入输出也要尽量远离。震荡器应尽可能靠近使用时钟芯片的位置，并远离信号接口和低电平信号芯片。元器件与基片的一边应平行或垂直，尽可能使元器件平行排列，这样不仅能减小元器件之间的分布参数，还符合混合电路的制造工艺，便于生产。
在混合电路基片上，电源和接地的引出焊盘应进行对称布置，均匀地分布许多电源和接地的 I/O 连接。裸芯片的贴装区要连接到负的电位平面。
选用多层混合电路时，电路板的层间安排虽会随具体电路而改变，但通常具有以下特征：
- 电源和地层分配在内层，可视为屏蔽层，能很好地抑制电路板上固有的共模 RF 干扰，减小高频电源的分布阻抗。
- 板内电源平面和地平面应尽量相互邻近，一般地平面在电源平面之上，这样可利用层间电容作为电源的平滑电容，同时接地平面对电源平面分布的辐射电流起到屏蔽作用。
- 布线层应尽量安排与电源或地平面相邻以产生通量对消作用。
在电路设计中，很多时候人们只注重提高布线密度或追求布局均匀，却忽略了线路布局对预防干扰的影响，这可能导致大量信号辐射到空间形成干扰，进而引发更多的电磁兼容问题。因此，良好的布线是设计成功的关键。
地线不仅是电路工作的电位参考点，还可作为信号的低阻抗回路。地线上常见的干扰是地环路电流导致的地环路干扰，解决这类干扰问题，就解决了大部分的电磁兼容问题。地线上的噪音主要影响数字电路的地电平，数字电路输出低电平时，对地线的噪声更为敏感。地线上的干扰不仅可能引起电路的误动作，还会造成传导和辐射发射。所以，减小这些干扰的关键在于尽可能减小地线的阻抗（对于数字电路，减小地线电感尤为重要）。
地线的布局需注意以下几点：
- 根据不同的电源电压，数字电路和模拟电路分别设置地线。
- 公共地线应尽可能加粗。采用多层厚膜工艺时，可专门设置地线面，这有助于减小环路面积，降低接收天线的效率，还可作为信号线的屏蔽体。
- 应避免梳状地线，这种结构会使信号回流环路很大，增加辐射和敏感度，并且芯片之间的公共阻抗可能造成电路的误操作。
- 板上装有多个芯片时，地线上会出现较大的电位差，应把地线设计成封闭环路，提高电路的噪声容限。
- 同时具有模拟和数字功能的电路板，模拟地和数字地通常是分离的，只在电源处连接。
电源是一个矛盾体，自身既是强辐射源，又有敏感信号。处理不好，会出现自身干扰的情况。一般来说，除直接由电磁辐射引起的干扰外，经由电源线引起的电磁干扰为常见。因此，电源线的布局也很重要，通常应遵守以下规则：
- 电源线应尽可能靠近地线以减小供电环路面积，差模辐射小，有助于减小电路交扰。不同电源的供电环路不要相互重叠。
- 采用多层工艺时，模拟电源和数字电源分开，避免相互干扰。不要把数字电源与模拟电源重叠放置，否则会产生耦合电容，破坏分离度。
- 电源平面与地平面可采用完全介质隔离，频率和速度很高时，应选用低介电常数的介质浆料。电源平面应靠近接地平面，并安排在接地平面之下，对电源平面分布的辐射电流起到屏蔽作用。
- 芯片的电源引脚和地线引脚之间应进行去耦。去耦电容采用 0.01uF 的片式电容，应贴近芯片安装，使去耦电容的回路面积尽可能减小。
- 选用贴片式芯片时，尽量选用电源引脚与地引脚靠得较近的芯片，可以进一步减小去耦电容的供电回路面积，有利于实现电磁兼容。
在使用单层薄膜工艺时，一个简便适用的方法是先布好地线，然后将关键信号，如高速时钟信号或敏感电路靠近它们的地回路布置，对其它电路布线。信号线的布置根据信号的流向顺序安排，使电路板上的信号走向流畅。
如果要把 EMI 减到，应让信号线尽量靠近与它构成的回流信号线，使回路面积尽可能小，以免发生辐射干扰。低电平信号通道不能靠近高电平信号通道和无滤波的电源线，对噪声敏感的布线不要与大电流、高速开关线平行。如果可能，把所有关键走线都布置成带状线。不相容的信号线（数字与模拟、高速与低速、大电流与小电流、高电压与低电压等）应相互远离，不要平行走线。信号间的串扰对相邻平行走线的长度和走线间距极其敏感，所以尽量使高速信号线与其它平行信号线间距拉大且平行长度缩小。
导带的电感与其长度和长度的对数成正比，与其宽度的对数成反比。因此，导带要尽可能短，同一元件的各条地址线或数据线尽可能保持长度一致，作为电路输入输出的导线尽量避免相邻平行，在之间加接地线，可有效抑制串扰。低速信号的布线密度可以相对大些，高速信号的布线密度应尽量小。
在多层厚膜工艺中，除了遵守单层布线的规则外，还应注意：尽量设计单独的地线面，信号层安排与地层相邻。不能使用时，必须在高频或敏感电路的邻近设置一根地线。分布在不同层上的信号线走向应相互垂直，这样可以减少线间的电场和磁场耦合干扰；同一层上的信号线保持一定间距，用相应地线回路隔离，减少线间信号串扰。每一条高速信号线要限制在同一层上。信号线不要离基片边缘太近，否则会引起特征阻抗变化，而且容易产生边缘场，增加向外的辐射。
时钟电路在数字电路中占据重要地位，同时也是产生电磁辐射的主要来源。一个具有 2ns 上升沿的时钟信号辐射能量的频谱可达 160MHz。因此，设计好时钟电路是保证整个电路电磁兼容的关键。关于时钟电路的布局，有以下注意事项：
- 不要采用菊花链结构传送时钟信号，而应采用星型结构，即所有的时钟负载直接与时钟功率驱动器相互连接。
- 所有连接晶振输入 / 输出端的导带尽量短，以减少噪声干扰及分布电容对晶振的影响。
- 晶振电容地线应使用尽量宽而短的导带连接至器件上；离晶振近的数字地引脚，应尽量减少过孔
