如果设计需要出色功率效率的
电子应用，请考虑使用新型高性能氮化镓（GaN）和碳化硅（SiC）技术。与传统的电子
开关硅解决方案相比，这些新的宽带隙技术具有显着的优势。它们具有更小的物理芯片尺寸、卓越的导热性和管理能力以及更低的开关损耗，非常适合空间受限的应用，例如工业、医疗、电信和汽车应用的电源、驱动器和逆变器。但是，您必须考虑一些设计权衡，特别是在开关损耗方面。例如，由此产生的更高的 di/dt 和 dv/dt 以及更高的运行速度会放大电路中的频率振荡，从而使噪声成为关键考虑因素。为了缓解这种情况，您必须仔细考虑栅极电阻的选择，
在典型的电路功能中，您使用高侧 (HS) 和低侧 (LS) MOSFET 作为开关器件来驱动感性负载。当关闭 HS 和 LS 开关时，电流从电源 V CC流向电感器Lo。另一方面，当关闭 HS 开关并打开 LS 开关时，电感电流继续从地同步流向Lo。栅极电压定义了开关状态，栅极电压的变化影响栅极环路的充电和放电。开关时间和相关损耗取决于栅极电流对栅极电容器充电和放电的速度。栅极电流受驱动器电压栅极电阻和驱动器电路整体固有寄生效应的影响（图 1a）。
图 1a：栅极驱动元件。
图 1a：栅极驱动元件
为了避免同时开启/关闭，请仔细选择栅极电阻解决方案，例如高功率厚膜芯片、薄膜 MELF 或高功率背接触电阻。这种解决方案消除了延长“死区时间”（HS 和 LS 开关开启之间的时间）的需要，该时间有效地转化为功率损耗（图 1b）。
图 1b：同步降压电路，具有“死区时间”的驱动信号。
图 1b：同步降压电路，具有“死区时间”的驱动信号
选择栅极
电阻器技术的基本考虑因素是脉冲功率、脉冲时间和温度以及稳定性。使用双栅极电阻时，通常建议导通栅极电阻的值应至少是截止栅极电阻的两倍（图 1c）。请务必注意关断栅极电阻的值，以避免漏极（或IGBT的集电极）处的电压上升时出现寄生导通。
图 1c：基本门电路（具有单独的开启和关闭）。
图 1c：基本门电路（具有单独的开启和关闭）
您还需要考虑栅极电阻的阻值，因为当阻值过高或过低时，都会出现损耗或振荡。栅极电阻器需要快速处理高峰值负载，并且平均功耗将随着频率和占空比的增加而增加。从功能上讲，它将对器件中积累的内部电容和米勒电荷进行放电。减少电压过冲可减少器件和驱动器上的压力，减少寄生电感可避免开关期间的 V GS振荡。
减少走线长度（寄生电感）对于限度地减少电路中的噪声非常重要。这就是为什么通常引线键合或表面贴装栅极电阻器的原因。对于 IGBR 引线键合系列，背接触可提供卓越的导热性，并限度地减少器件和 PCB 之间的热变化。结合引线键合连接、物理尺寸和烧结能力，您可以将 IGBR 电阻器烧结在高功率半导体模块或外壳内。这样可以非常
接近开关器件，从而减少一些寄生元件并有助于降低电路噪声。
如图 2 所示，栅极电阻器技术解决方案选项范围从高功率厚膜芯片 (a) 到薄膜 MELF (b) 器件以及额定功率高达 4 W 的薄膜基板类型 (c)。 栅极电阻器选择时的其他考虑因素包括元件尺寸、精度、可靠性、元件与 PCB 之间的热性能以及并联寄生电感。
图 2：栅极电阻器类型。
图 2：栅极电阻器类型
栅极电阻通常指定 (R G ) 介于 1 Ω 和 100 Ω 之间。选择较低的 RG 值可以减少器件的耗散（E ON、E OFF），从而产生更高的驱动电流。鉴于宽带半导体的上升时间很短，您还需要考虑栅极电阻器的 RF 影响，并在开关损耗和 EMI 性能之间找到平衡。如果您希望减少 EMI 辐射，可以使用更高阻值的电阻器并延长开关的上升时间，但这自然会增加开关损耗。
根据电源电路中的电感和负载，还应仔细检查各种电阻器技术的工作电压，因为开关期间会出现电压尖峰。考虑到所有这些因素，您可以选择满足您的电源效率、可靠性和降噪要求的正确栅极电阻解决方案。
在处理可达到两位数安培的高峰值电流和高频（有时瞬态甚至在 MHz 范围内）时，重要的是要考虑温度对电阻器的影响。较高的温度会导致电阻值随着时间的推移而漂移和增加。该器件的结构决定了电阻值的长期稳定性。例如，与单芯片的矩形表面相比，MELF 电阻器的圆柱体表面积扩大了 pi 倍，这可以显着提高其性能。使用镍铬等稳定的薄膜材料还可以提供出色的脉冲负载能力。在空间受限的设计中，电源开关的相对位置很重要，因为热量可以从电源开关流入 PCB，从而影响栅极电阻器的工作温度。
假设您想充分实现宽带隙半导体的效率优势。在这种情况下，您需要设计一个的栅极驱动器电路，该电路考虑栅极电荷 Q x、开关频率、驱动器的峰值电流能力以及快速开关（电路性能的定时和稳定性）的具体要求。选择具有适当技术和器件结构的正确低欧姆值栅极电阻器对于实现电路效率至关重要。
