DM642在铁路路障视频报警系统中的应用

 

　　安全是铁路运输永恒的主题，是铁路的生命线。我国地域辽阔，地形复杂，气候变化大，致使铁路灾害分布广泛、类型众多、发生频繁，铁路灾害的分布遍及全国，基本上凡有铁路的地方均受程度不同的灾害侵袭，由此平均每年造成铁路运输中断100余次，累计10002000h,峰曾达到年断道211次。已发生灾害路段占全路总运营里程的20%以上，尚有许多线路灾害处于潜伏状态，严重威胁铁路的行车安全。随着我国铁路建设的飞速发展，铁路向着客货分线，全电气化等方向发展，整个管理体系也发生了重大的变化，从过去分散的效率低下的管理模式转向采用综合调度指挥、综合维修、集中养护等高度集中高效的作业管理体制。视频监控作为铁路信息化的重要组成部分，可以为行车调度、救援指挥、防灾安全、客货运服务调度等提供直观先进的辅助决策手段，对于保障铁路的安全运营，提升服务质量具有重要作用。本文实现的铁路路障视频报警系统能够有效提取直线和曲线铁轨框架，以确定有效报警区域，不仅适用于铁路平交道口，还适用于铁路转弯处、隧道出入口以及隧道内，具有更广泛的应用场合。

　　1 系统组成

　　传统视频监控系统的基本信号为模拟信号，其传输距离短、扩展能力差，而且视频信号的存储会耗费大量的存储介质；基于PC的视频监控系统虽然功能较强，便于现场调试，但其稳定性差、结构复杂、可靠性不高，不适用于室外恶劣的工业环境。本文设计了一种基于DSP、视频图像处理技术和无线报警技术的嵌入式铁路路障视频报警系统。该系统可脱离PC机使用，系统结构框图如图1所示。系统的整体构架是将摄像机安装在需要监控的铁轨路段，采集视频图像传送给DSP处理器，根据相应的图像处理程序进行处理和分析。如果存在路障，则通过无线通信将报警信号发送到安置于列车上的无线接收装置，机车司机根据报警信号采取相应的应急措施，从而避免事故的发生。

　　2 系统设计方案

　　2.1 系统硬件设计

　　系统外围配置可分为5大模块：电源管理模块、时钟模块、EMIF内存扩展模块、可编程逻辑模块和无线收发模块。为了提高主控芯片与外围芯片的接口性能，尽量选用与主控芯片同一生产厂家的外围芯片。系统总体框图如图2所示。

　　2.1.1 TMS320DM642 DSP及TVP5150PBS

　　tms320dm642是TI公司C6000系列DSP总的定点DSP,其是C6416型高性能数字信号处理器，具有极强的处理性能，高度的灵活性和可编程性，同时外围集成了非常完整的音频、视频和网络通信等设备及接口，特别适用于机器视觉、医学成像、网络视频监控、数字广播以及基于数字视频/图像处理的消费类电子产品等高速DSP应用领域。笔者针对市场客户的需求，设计并实现了一款以TVP5150为视频输入解码器，以PCM1801为音频输入采集电路，以TMS320DM642型DSP为处理器的多路视频采集兼压缩处理PCI板卡，并将其应用于构建高稳定性、高鲁棒性和多媒体数字监控系统，取得了较好的社会效益和经济效益。

　　TMS320DM642采用第二代高性能、先进的超长指令字veloci T1.2结构的DSP核及增强的并行机制，当工作在720M赫兹的时钟频率下，其处理性能可达5760MI/s,使得该款DSP成为数字媒体解决方案的产品，它不仅拥有高速控制器的操作灵活性，而且具有阵列处理器的数字处理能力，TMS320DM642的外围集成了非常完整的音频、视频和网络通信接口。

　　TVP5150PBS芯片是TI公司推出的一款高性能视频解码芯片[4],本系统选用它作为视频信号输入格式转换芯片。TVP5150PBS功耗低、体积小，正常工作时，功耗仅为115 mW.支持NTSC/PAL/SECAM等格式，输入信号按照YcbCr 4:2:2的格式转化成数字信号，以8 bit内嵌同步信号的ITU-RBT.656格式输出。

　　DM642和TVP5150PBS连接构成系统的图像采集部分。DM642通过I2C总线实现对TVP5150PBS芯片的操作，系统将VP0配置为单通道视频输入口，INTREQ为DM642的VP口的CAPEN信号，用来控制VP口对数据视频流进行采集；SCLK为DM642提供2倍像素时钟信号，用来控制DM642的视频口对像素信号的采集；当DM642的视频口作为8 bit视频口时，使用10 bit数据总线中的高8 bit,即VP0_D[9:2],硬件连接如图3所示。

　　2.1.2 电源管理模块

　　电源模块在系统设计中起着重要作用。特别是在高速电子设计中，稳定可靠的电源供电是系统能否正常工作的关键。本系统的电源管理模块分为供电电路和电源监测电路。

　　（1）供电电路

　　DM642芯片需要2个独立的电压：1.4 V的内核电压和3.3 V的I/O以及其他外围芯片的电压。TI公司的DSP并不要求内核供电与I/O口供电有特殊的上电顺序，然而，设计时必须保证当其他供电值低于合适的操作电压时，系统所有供电的上电时间不超过1 s,否则极易对芯片造成损害。从系统级考虑，总线竞争要求按顺序上电，即内核上电不晚于I/O口。为解决这一问题，本系统选用2片TI公司的TPS54310分别提供这2种电压，在电路设计时，将TPS54310（1）的PWRGD引脚连接到TPS54310（2）的SS/EN引脚[5],即可保证DM642内核上电早于I/O的上电。硬件电路如图4所示。

　　（2）电源监测电路

　　为了保证DM642芯片内核电压和I/O电源未达到要求电平时，系统处于复位状态，当电压下降至设定值时，产生复位信号，并且允许系统在任意时刻都可以通过复位来调整工作状态。设计中选用TI公司的TPS3823-33芯片，对系统中使用多的+3.3 V电压进行监测，提高系统的可靠性。

　　2.1.3 时钟模块

　　在设计DSP系统时，应尽量使用DSP片内锁相环（PLL），以降低片外时钟频率，提高系统稳定性。CLKMODE[1:0]和AEA[20:19]主要用于对系统时钟的设置。本系统的输入时钟CLKIN为50 MHz,将CLKMODE[1:0]设置为10,即片内PLL设置为×12,则CPU内核频率为600 MHz;ECLKIN=133 MHz,将AEA[20:19]设置为00,则EMIF的时钟为ECLKIN,即133 MHz.为使得到的时钟频率抖动，必须利用干净的电源为DM642的外部晶振电路供电，同时，的CLKIN上升和下降时间也要考虑。系统中所使用到的时钟频率还有视频解码芯片所需的14.31818 MHz.以上用到多个不同频率的时钟信号，本设计中选用2片Cypress Semiconductor公司生产的CY22381芯片来提供。

　　2.1.4 EMIF内存扩展模块

　　外部存储器接口（EMIF），External Memory Interface,是TMS DSP器件上的一种接口。一般来说，EMIF可实现DSP与不同类型存储器（SRAM、Flash RAM、DDR-RAM等）的连接。一般EMIF与FPGA相连，从而使FPGA平台充当一个协同处理器、高速数据处理器或高速数据传输接口。设计接口提供了一个FPGA块至RAM的无缝连接。在读/写、FIFO或存储器模式中，双端口块RAM的一侧被用来实现与DSP的通信。另一侧用于实现与内部FPGA逻辑电路或平台-FPGA嵌入式处理器的通信。

　　由于系统主要用于视频图像处理，所以运行过程中会产生大量的数据。考虑到系统程序运行也要占用大量的存储空间，DM642内部仅有的256 KB的SRAM已不能满足系统正常运行的需求。DM642提供了1个64 bit EMIF接口，该接口有64 bit数据线、20根地址线以及一系列控制总线，方便用户扩展外部存储空间。系统采用2片Hynix Semiconductor公司生产的HY57283220（4Banks×1 M×32 bit）构成4 M×64 bit的外部RAM空间，同时选用了一片AM29LV033C的FLASH芯片构成4 M×8 bit的外部ROM空间。需要注意的是，DM642的CE1子空间除了分配给FLASH外，还分配给状态/控制寄存器，故提供给FLASH的地址线只有19根，另外3个页地址由FPGA提供。

　　2.1.5 可编程逻辑模块

　　逻辑器件可分类两大类 - 固定逻辑器件和可编程逻辑器件。 一如其名，固定逻辑器件中的电路是性的，它们完成一种或一组功能 - 一旦制造完成，就无法改变。 另一方面，可编程逻辑器件（PLD）是能够为客户提供范围广泛的多种逻辑能力、特性、速度和电压特性的标准成品部件 - 而且此类器件可在任何时间改变，从而完成许多种不同的功能。PLD是做为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。这样就可以由设计人员自行编程而把一个数字系统"集成"在一片PLD上，而不必去请芯片制造厂商设计和制作专用的集成电路芯片了。本系统中由于要给外部FLASH提供3个页地址并给无线发送模块提供报警信号，选用ALTERA公司的FPGA器件EPF10K10LC84.设计中采用的硬件描述语言为VHDL语言。输入信号有：RESET复位信号，系统地址总线的3、4、5、6、7、22 bit;CE1空间片选信号；系统数据总线0~7 bit.输出信号有：FLASH的片选信号；8 bit数字I/O输出口；FLASH页地址输出口[6].

　　2.1.6 无线收发模块

　　Nordic公司推出的nRF401是一个为433 MHz ISM频段设计的真正UHF无线收发芯片，采用FSK调制技术，在无线防盗和井下定位无线数据采集等系统中均有应用。本系统采用2片nRF401作为无线收发设备，1片随系统装置安装在铁道监控点，设置为发送模式，即TXEN=1,将其DIN接口与FPGA设计的8 bit字输出口中的其中一位相连，当系统判断出现路障时，即通过对FPGA的控制向DIN口发出报警信号。另一片安装在驾驶室，设置为接收模式，即TXEN=0,其DOUT接口与报警器相连，当其接收到报警信号后，便驱动报警器通知列车司机。DIN是数据发送脚，连到该脚的电平必须是CMOS电平，速率是20 kb/s,无需进行数据编码，若DIN="1",则f=f0+Δf;若DIN="0",则f=f0-Δf.DOUT是解调输出脚，标准的CMOS电平输出，若f=f0+Δf,则DOUT="1";若f=f0-Δf,则DOUT="0".

　　2.2 系统软件设计

　　本系统是基于DSP的实时图像采集处理系统，其软件工作过程主要分为3个阶段：（1）铁路框架提取及监测范围定标；（2）循环检测指定范围内路障并判断动向；（3）根据路障类型发送报警信号。

    该系统的总体流程图如图5所示。

　　2.2.1 铁路框架提取及监测范围定标

　　当系统开始运行时，首先由CCD摄像头将捕获的图像信息以结构帧的形式经过视频解码芯片解码成BT.656视频流传送给视频处理板的视频接口，DSP以EDMA方式接收视频口数据并存入板载的SDRAM,该初始提取图像作为提取铁轨框架的基图像。

　　在铁轨框架提取阶段，首先经过直方图均衡化和自适应Canny边缘检测，得到包含路轨框架信息的曲线簇，然后根据判定准则从该曲线簇中提取出接近路轨条件的初始化框架曲线，根据接续准则将初始化框架曲线进行接续，构成程序能够达到的完整的铁轨框架。

　　获取铁轨框架后，将框架边线适当外扩，得到终的路障监测区域。该阶段仅在系统初始化程序中执行。

　　2.2.2 循环检测指定范围内路障并判断动向

　　当路轨监测范围定标之后，系统进入路障实时跟踪阶段。该阶段将对图像进行实时捕获。

　　首先是背景帧的获取。每隔一定的循环次数，如果当前实时捕获的图像经过判定后不需要报警，则将其设置为背景帧图像，否则继续循环判断。

　　在周期更替的背景帧确定后，开始路障监测。将每次获取的新图像与当前背景帧做差，并进行基本的形态学操作（二值化、腐蚀等）后，进入路障判定阶段。

　　如果发现差值较大且具有广泛分布性，则判定为光线变化，此时不报警，但立即用当前图像更新背景帧；如果差值很小，可以忽略，则不报警继续循环捕获新的实时图像；如果差值处于路障判定范围内，则将相差部分与铁轨标定范围相与，根据得到的不同结果分别对待。

　　（1）如果结果较大，则说明此时有障碍物处于路轨范围内，但不确定其动向，等待下循环捕获图像进行动向判定，且此时即使达到更换背景帧的循环次数也不进行更替；如果随后的循环处理仍然发现有障碍物且运动情况不足以确保安全，则判定为报警事件；否则其动向判定为处于安全范围，为非报警事件。

　　（2）如果结果较小，则说明障碍物可忽略或处于铁轨范围之外，归类为非报警事件。

　　2.2.3 报警信号发送

　　如果经过程序处理得到报警事件，则向行驶机车进行路障报警。

　　3 系统测试

　　本文设计实现的基于DM642的铁路路障视频报警系统检测图分别如图6、图7所示，提取铁轨框架以确定有效的报警范围。当铁轨上出现影响列车安全运行的路障时，报警系统能够对路障进行有效识别，产生报警信号，经无线收发装置向机车司机报警。

　　本文所设计实现的铁路路障视频报警装置的嵌入式硬件结构使整个系统便于安装和调试，能够适应恶劣复杂的现场环境。基于TMS320DM642视频处理平台的视频图像处理算法能够准确提取直线和曲线铁轨框架并确定报警区域，有效判断识别影响列车行车安全的铁路路障。无线传输技术的采用有效解决了报警信号向运动列车的传输问题。本系统不仅适用于铁路平交道口，还适用于铁路转弯处、隧道出入口以及隧道内，能有效减少路外伤亡事故，具有广阔的应用前景。