AD9822在CCD系统中的应用设计

　　摘要：结合CCD成像器的特点介绍一种以AD9822+FPGA为的CCD视频处理方案。详述了AD9822的内部结构和工作原理及其配置方法，重点针对CCD视频信号的特点讨论CDS技术的优越性。选用FPGA器件作为硬件设计载体，使用VHDL语言对AD9822进行初始化配置和驱动时序的设计。实验证明，AD9822能够满足CCD成像系统视频处理的要求，且性能可靠，使用灵活。

　　关键词：CCD；AD9822；相关双采样；现场可编程门阵列

　　引言

　　CCD图像传感器，CCD图像传感器（Charged Coupled Device）于1969年在贝尔试验室研制成功，之后由日商等公司开始量产，其发展历程已经将近30多年，从初期的10多万像素已经发展至目前主流应用的500万像素。CCD又可分为线型（Linear）与面型（Area）两种，其中线型应用于影像扫瞄器及传真机上，而面型主要应用于数码相机（DSC）、摄录影机、监视摄影机等多项影像输入产品上，也是20世纪70年代出现的新型半导体光电转换器件，经历了30多年的发展直到今日，它的技术已经成熟。近几十年来，CCD在图像传感、信号处理、数字存储等领域取得了重大发展。CCD具有灵敏度高、分辨率高、噪声小、动态范围大等优势，具有非常广阔的应用前景。随着CCD性能的不断提高，对其信号处理芯片也提出了更高的要求。CCD视频信号处理的设计重点在于信号处理器对CCD输出的视频信号进行放大、相关双采样、A／D变换等处理，形成数字化的图像数据，以进行后续的图像处理。该部分的设计要求分析CCD输出数字视频信号的特点，从而选择满足高速率要求的专用CCD视频信号处理芯片。在此选用了CCD视频信号处理芯片AD9822设计了CCD视频信号处理电路。在分析了该芯片的电路结构和工作原理后，基于现场可编程门器件（FPGA）技术完成了该芯片的初始化设置和寄存器配置，并结合Xilinx公司的FPGA芯片XC3S50完成了硬件电路的设计。

　　1 CCD视频信号的特点及其处理方法

　　CCD，是电荷耦合元件，可以称为CCD图像传感器。CCD是一种半导体器件，能够把光学影像转化为数字信号。 CCD上植入的微小光敏物质称作像素（Pixel）。一块CCD上包含的像素数越多，其提供的画面分辨率也就越高。CCD的作用就像胶片一样，但它是把图像像素转换成数字信号。CCD上有许多排列整齐的电容，能感应光线，并将影像转变成数字信号。经由外部电路的控制，每个小电容能将其所带的电荷转给它相邻的电容。

　　CCD输出信号必须进行视频处理才能为后续电路使用。一方面，是为了尽可能地消除各种噪声和干扰同时又不损失图像细节，并且保证在CCD的动态范围内图像信号随目标亮度成线性变化；另一方面，要对CCD输出信号进行数字化处理，以便于计算机处理。这里介绍一下CCD输出信号的特点。CCD器件输出的信号比较特殊，其输出信号波形如图1所示。从图1中可以看出，这些信号就其幅值来讲是模拟信号，其幅值可以反映出每个像素单元受光后感生电荷的多少，是模拟量，同时在信号输出和感测过程中的非线性以及信号转移过程中的电荷损失，都说明了CCD器件输出信号具有模拟信号的特点。但是，在时间关系上，这些信号又受、稳定的时钟控制，并在时钟脉冲的作用下移位输出，类似于数字移位寄存器。根据检测结果可知，每个像素中光生电荷的有无才是重要的，而非电荷量的多少。综合两方面的情况，说明CCD信号具有模拟性和数字性，为数字视频信号。因此，对这种信号的处理也有别于普通的模拟信号。传统的CCD相机视频处理的组成由各自独立的器件完成，其电路复杂、调试困难、价格昂贵。专用视频信号处理器将相关双采样、可编程增益控制、暗电平补偿、ADC模数转换等功能集成在一片芯片上，集成度高，功能强大，性能优越，价格便宜，满足CCD相机朝着轻量化、小型化方向发展的需求，是本文设计CCD成像系统视频处理电路的器件。

　　2 AD9822的结构及其工作原理

　　2.1 AD9822简介

　　AD9822是美国ADI公司的一款面向CCD的完善的低功耗单通道模拟信号处理器，内含15 MSPS的相关双采样（（CDS）是内容分发服务是互联网的一项新技术，是否具备CDS已成为衡量IDC综合能力的标志之一；是否具备全国或范围内的内容分发网络已成为ICP等选择合作伙伴的考虑因素之一， 内容分发技术主要是针对各类门户网站。电子商务网站、类以及社区类网站而提供的服务）电路、可编程增益放大器（PGA）是一种通用性很强的放大器，其放大倍数可以根据需要用程序进行控制。采用这种放大器，可通过程序调节放大倍数，使A/D转换器满量程信号达到均一化，因而大大提高测量。所谓量程自动转换就是根据需要对所处理的信号利用可编程增益放大器进行倍数的自动调节，以满足后续电路和系统的要求。 可编程增益放大器有两种——组合PGA和集成PGA。14位的采样率为15 MSPS的A／D转换器，可以对面阵CCD信号和模拟视频信号进行A／D转换。AD9822以其高、高速度的模数转换能力，广泛应用在工业控制、医疗仪器、科学研究等领域的高图像采集系统中。

　　图2为AD9822的内部结构，它提供三通道的信号输入，每个通道由输入箝位、相关双采样、DAC补偿以及可编程增益放大器PGA和高A／D转换器构成。CCD输出信号先后在相关双采样处理单元、增益控制处理单元以及A／D转换处理单元作用下，转换成数字信号输出。

　　2.2 AD9822的工作原理

　　本设计采用的是单路CDS模式，CCD视频信号在进入AD9822之前，首先要进行交流耦合。由于CCD的输出信号包含了一个较大的直流成分，这个直流量会超出后接信号处理芯片允许的输入信号电压范围，因此，需要从信号中去除这个大的直流分量。在实际电路中，将CCD的输出信号经过一个 O.1μF的耦合电容连接到AD9822的CCD信号输入引脚。在本设计中，由于CCD输出信号的幅值为1.9 V，而AD9822允许的输入信号幅值为2 V，所以，经过交流耦合后，CCD输出信号可直接进入AD9822。之后，视频信号首先经过的是输入箝位电路，箝位电路用来消除信号链中的残留偏压，并且跟踪CCD暗像素的频率成份，错误的信号将被过滤掉，所以噪声降低，去掉偏压还可减小对增益改变的影响。

　　经过箝位后的信号进入相关双采样电路。电路对每个CCD像素信号进行两次采样，以提取视频信息和抑制低频噪声。由于CCD每个像素的输出信号中既包含有光敏信号，也包含有复位脉冲电压信号，若在光电信号的积分开始时和积分结束时，分别对输出信号采样，并且使得两次采样的间隔时间远小于时间常数 RonC（Ron为复位管的导通电阻），则这样2次采样的噪声电压相差无几，而这两次采样的时间又是相关的。若将两次采样值相减，就基本消除了复位噪声的干扰，得到信号电平的实际有效幅值。如图1所示，CDSCLK1和CDSCLK2分别用来对参考电平和数据电平进行采样，ADCCLK为ADC的采样时钟。它们和CCD视频信号的位置关系决定了信号质量的好坏。CDSCLK1，CDSCLK2和ADCCLK均由FPGA实现。

　　经过相关双采样后，信号被送入增益放大器PGA。这里先经过一个DAC补偿的反馈网络，以便更稳定地调节图像信号。DAC offset可以提供-350～+350 mV的信号补偿，步进阶数为512，即9 b的分辨率。具体数值通过补偿寄存器进行配置。增益放大器PGA的增益范围为1～5.7 dB，步进阶数为64阶，分辨率为6 b，通过PGA增益寄存器进行配置。PGA的增益值和PGA Gain寄存器中的值之间的关系如下：

　　式中：G为增益寄存器中的十进制的值，变化范围为0～63。

　　合理地设置增益放大器，可将信号调节至ADC允许的量程，有利于提高ADC的动态范围，从而提高图像质量。

　　经过以上信号预处理后，信号进入A／D转换器，AD9822使用的是高性能14 b模数转换器，高速低耗。差分非线性性能在O.7LsB左右。由CCD视频信号的数据输出速率可知，AD采样率为10 MHz。因为AD9822只有8个数据输出引脚，因此采用分时输出高8位和低6位的方法来实现14位数据的输出。采样时钟ADCCLK和输出数据关系如图2所示。输出数据送入低压差分线驱动器DS90C031后转换为差分信号，而后送到下处理器进行处理。

　　2.3 AD9822内部寄存器的配置

　　由上面的介绍可知，AD9822的各种功能模式由其内部寄存器控制，通过三线串行接口SLOAD，SDATA，SCK对内部寄存器写数据就可实现对其功能模式的配置。AD9822共有8个8 b的内部寄存器，各寄存器的每一位控制不同的内容。其中，配置寄存器控制芯片的工作模式和偏置电压。MUX寄存器控制采样通道的顺序。PGA寄存器和补偿寄存器各有3个，分别对红、绿、蓝3个通道做增益控制和信号补偿。设计中，由FP-GA提供三线串行接口的时序及数据。

　　3.AD9822初始化及工作时序的实现

　　3.1 现场可编程门阵列（FPGA）

　　FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件。与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及个模块之间或模块与I/O间的连接方式，并终决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并终决定了FPGA所能实现的功能， FPGA允许无限次的编程。

　　随着电子技术的不断发展，电子系统的设计方法也发生了很大的变化，基于EDA技术的芯片设计已经代替了传统的设计方法成为电子系统设计的主流。现场可编程门阵列（FPGA）是应用极为广泛的一类可编程专用集成电路（ASIC），工程师可以利用它在实验室里设计出所需的专用集成电路，从而缩短产品的开发周期，降低开发成本。此外，FPGA还具有可重复编程和在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，这样就极大地提高了电子系统设计的灵活性和通用性。本文选用Xilinx公司的FPGA芯片XC3S50器件，结合ISE10.1开发工具，可以实现电路设计、仿真、器件编程等全部功能，开发调试灵活。

　　3.2 AD9822初始化设置和工作时序的实现

　　要使AD9822正常工作，需要为其提供初始化设置和驱动时序，初始化设置用于设定该芯片的工作状态，驱动时序为A／D转换提供正确的采样时钟。选用硬件编程语言VHDL设计AD9822的初始化设置和驱动时序。VHDL，VHDL语言是一种用于电路设计的语言。它在80年代的后期出现，中文是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中，它也被用来设计ASIC。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分，及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。采用自顶向下的设计方式，具有很强的系统硬件描述能力和系统仿真能力。

　　AD9822的初始化设置通过三线串行接口来实现，图3为向内部寄存器写数据的时序。图中，SLOAD是移位寄存器使能端，SDATA向移位寄存器写数据，SCLK为写数据的时钟，在设计中，频率选为1O MHz。SDATA数据长度为2个字节，有效数据为12位。其中3位寄存器地址选通位，9位寄存器数据位。在2个字节的移位操作完毕之后，移位寄存器中的数据在SLOAD上升沿被送入并行锁存寄存器中，即在SLOAD上升沿进行系统配置更新。频率选为10 MHz。

　　AD9822的工作时序由CDS驱动时钟和A／D转换时钟2部分组成。CDS驱动时钟信号为CDSCLK1和CDSCLK2，二者均在下降沿处采集信号。 CDSCLK1为次采样触发信号，CDSCLK2为第二次采样触发信号。在ADCCLK下降沿处采样经过CDS处理后的电平信号。图4为在 ise10.1中的仿真波形，其中，R为对应CCD输出视频信号的时钟，它和CCD输出信号的时序关系如图5所示。由仿真结果可以看出，设计能够满足对 CCD视频信号进行相关双采样的要求。

　　4 结束语

　　在此结合CCD成像器的特点详细介绍了AD9822的性能特性以及其配置方法，作为高性能的CCD信号处理器，AD9822的内部结构完善，可编程参数配置灵活方便，其集成了CDS、PGA、ADC等电路，为系统设计带来了方便。实验证明，AD9822能较好地完成对高速面阵CCD信号的采集和转换，满足了CCD视频处理的要求。