在电力线路测量和保护系统中，需要对多相输配电网络的大量电流和电压通道进行同步采样。AD76068通道数据采集系统（DAS）集成16位双极性同步采样SAR ADC和片内过压保护功能，可大大简化信号调理电路，并减少器件数量、电路板面积和测量保护板的成本。电力线路测量时转角方向的确定，一般是按初步设计时在1/10000图纸确定好的路线来现场定向的，其的难点在于无法将图纸上的转角方向直接运用于实践。如果通过在图纸上量取角度的方法来定向，其误差将达到2以上。为了做到定向，提高测量效率，在实际测量工作中摸索出一种简单实用的方法即参照物定向法。
在测量和保护系统中，为了保持多相电力线网络的电流和电压通道之间的相位信息，必须具备同步采样能力。AD7606具有宽动态范围，是捕获欠压/欠流和过压/过流状况的理想器件。输入电压范围可以通过引脚编程设置为±5 V或±10 V。
AD7606器件布局在通道间匹配和器件间匹配方面进行了优化，有助于简化高通道数系统的校准程序。当通道间匹配非常重要时，此电路可以使用2.5 V内部基准电压源AD7606；而对于要求出色的高通道数应用，此电路可以使用外部精密基准电压源ADR421，低噪声及出色的稳定性和特性使得ADR421非常适合高转换应用。
电路描述
AD7606是一款16位、6通道同步采样模数数据采集系统（DAS）。该器件内置模拟输入箝位保护、二阶抗混叠滤波器、跟踪保持放大器、16位电荷再分配逐次逼近型ADC、灵活的数字滤波器、2.5V基准电压源、基准电压缓冲以及高速串行和并行接口。
如果REF SELECT引脚接逻辑高电平，则选择内部基准电压源。如果REF SELECT引脚接逻辑低电平，则选择外部基准电压源。
电源要求如下：AVCC = 5 V, VDRIVE = 2.3 V至5 V。
本电路笔记描述一个评估板的布局和性能，其中内置两个AD7606，构成一个16通道数据采集系统。
为实现良好的通道间匹配和器件间匹配，模拟输入通道和器件去耦的对称布局非常重要。所示数据支持利用图1所示16通道ADC实现的匹配性能。
图1. 采用两个AD7606 8通道DAS的16通道、16位数据采集系统。
16通道DAS的双路AD7606板布局
在内置多个AD7606器件的系统中，为确保器件之间的性能匹配良好，这些器件必须采用对称布局。图2显示采用两个AD7606器件的布局。
图2. 采用两个AD7606的16通道DAS的PCB布局
AVCC电压平面沿两个器件的右侧布设，VDRIVE 电源走线沿两个AD7606器件的左侧布设。AVCC是端口A与A/D转换器的电源。不使用ADC时，该引脚应直接与VCC连接。使用ADC时应通过一个低通滤波器与VCC 连接。基准电压芯片ADR421位于两个AD7606器件之间，基准电压走线向上布设到U2的引脚42，向下布设到 U1的引脚42，AD7606器件可以沿南北方向放置，基准电压位于器件的中间，类似于图2。
REFIN/REFOUT引脚和REFCAPA、REFCAPB引脚的去耦电容是攸关性能的重要电容，应尽可能靠近相应的AD7606引脚。可能的话，应将这些电容放在电路板上与AD7606器件相同的一侧。图3显示AD7606电路板顶层的建议去耦配置。所示的四个陶瓷电容是 REFIN/REFOUT引脚、REGCAP引脚、REFCAPA引脚和REFCAPB引脚的去耦电容。
图3. 顶层去耦，显示了两个REFCAPA引脚、REFIN/REFOUT引脚和REFCAPA/B引脚的去耦电容
图4显示底层去耦配置，它用于四个AVCC引脚和VDRIVE引脚的去耦。使用多个过孔将引脚与其相应的去耦电容相连。AD7606器件周围去耦电容的对称布局有利于器件间的性能匹配。多个过孔用来将电容焊盘和引脚焊盘接地及接到电压平面和基准电压走线。
基于16位8通道DAS AD7606的可扩展多通道同步采样数据采集系统的布局考虑。
图4. 底层去耦，显示了四个AVCC引脚和VDRIVE引脚的去耦电容
16通道系统的通道间匹配
在高通道数系统中，良好的通道间和器件间性能匹配可以大大简化校准程序。AD7606器件、模拟输入通道和去耦电容的对称布局有助于多个器件之间的性能匹配。使用公共系统基准电压将能进一步增强系统的匹配性能。图5显示所有输入接地时，用于测量板上16个通道之间性能匹配的电路配置。还有多7个码的分布直方图，各通道直方图的中心为码0，如图6所示。
基于16位8通道DAS AD7606的可扩展多通道同步采样数据采集系统的布局考虑。
图5. 用于测试16通道系统通道间匹配的电路示意图，该系统采用两个AD7606和外部基准电压源ADR421，所有输入接地。
图6. 图5所示电路的直方图，显示了使用外部基准电压源ADR421的16通道系统的通道间匹配性能。
AD7606内部基准电压源用作系统基准电压源
AD7606采用5V单电源供电，可以处理±10V和±5V真双极性输入信号，同时所有通道均能以高达200 kSPS的吞吐速率采样。输入箝位保护电路可以耐受达±16.5V的电压。它采用单电源工作方式，具有片内滤波和高输入阻抗，因此无需驱动运算放大器和外部双极性电源。AD7606-6抗混叠滤波器的3 dB截止频率为22 kHz；当采样速率为200 ksps时，它具有40 dB抗混叠抑制特性。灵活的数字滤波器采用引脚驱动，可以改善信噪比（SNR），并降低3 dB带宽。如图7所示。
图7. 用于测试一个AD7606通道间匹配的电路示意图，使用U1内部基准电压源
AD7606 U2器件可配置为在外部基准电压源模式下工作。U1 REFIN/RFOUT引脚提供的2.5 V基准电压路由至U2的REFIN/REFOUT引脚。一个10 μF去耦电容位于AD7606器件的REFIN/REFOUT引脚。在AD7606 U1和U2上，REFCAPA和REFCAPB引脚短接在一起，并通过一个10 μF陶瓷电容去耦至GND。
两个AD7606器件均以200 kSPS的采样速率工作，一个7.5 V直流信号施加于U1的V1和V2，如图7所示。码的直方图如图8所示。在同一器件的通道之间，平均输出码相差1.2个码。板上的所有16个通道以200 kSPS速率进行转换。
图8. 图7所示电路的直方图
7.5 V信号施加于U1的V1和U2的V1，板上的所有16个通道以200 kSPS速率工作，如图9的配置电路示意图所示。码的直方图如图10所示。
图9. 用于测试两个AD7606之间器件间匹配的电路示意图，U1内部基准电压源用作系统基准电压源
图10. 图9所示电路的直方图
将一个AD7606的内部基准电压源用作系统基准电压源时，以上直方图显示，一个AD7606器件的通道之间以及多个器件的通道之间都具有非常好的匹配性能。
除了通道间匹配和器件间匹配外，如果ADC转换结果的也非常重要，则应使用外部小容差、低漂移基准电压源作为系统基准电压源。在该电路中，ADR421 2.5 V基准电压源用作系统基准电压源。
施加于AD7606器件的基准电压会影响ADC输出码：
实际理想码的值会因温度而不同，具体取决于系统基准电压源的温度系数特性。在非常重要的应用中，或者在希望避免通过复杂的温度校准程序实现和通道匹配的应用中，应当使用ADR421等小容差、低漂移2.5 V基准电压源作为AD7606器件的系统基准电压源。
7.5 V直流电压施加于U1的输入（V1和V2），如图11的电路所示，并使用外部基准电压源。U1的两个通道的码直方图如图12所示。两个通道的码直方图平均值相差0.9 LSB。
图11. 用于测试一个AD7607通道间匹配的电路示意图，使用外部基准电压源
图12. 图11所示电路的直方图
在用于测试器件间匹配的图13所示电路中，7.5 V直流信号施加于U1和U2 AD7606器件的V1通道，并使用外部基准电压源。两个AD7606器件的两个V1通道的码直方图如图14所示。板上的所有16个通道以200 kSPS吞吐速率工作。U1和U2的V1通道之间的码直方图平均值相差0.6 LSB。
图13. 用于测试两个AD7606器件间匹配的电路示意图，使用外部基准电压源
图14. 图13所示电路的直方图
以上直方图显示，采用ADR421外部系统基准电压源时，一个AD7606器件的直方图平均值间匹配和多个AD7606器件的直方图平均值间匹配均小于1 LSB。
结论
本布局能够确保通过一个AD7606实现通道间良好匹配性能，并且同一PC板上的多个AD7606之间也具有良好的器件间匹配性能。AD7606器件的对称布局，特别是去耦电容将有助于实现良好的通道间匹配和器件间匹配。在高通道数系统中，良好的通道间和器件间性能匹配意味着校准程序得以简化。
[1]. AD7606 datasheet https://www.dzsc.com/datasheet/AD7606_2040241.html.
[2]. ADR421 datasheet https://www.dzsc.com/datasheet/ADR421_124352.html.
[3]. PCB datasheet https://www.dzsc.com/datasheet/PCB_1201640.html.
[4]. AD7607 datasheet https://www.dzsc.com/datasheet/AD7607_2040195.html.
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
