LTE配置级别及下一代无线标准设计与实现

　　下一代的无线通信标准LTE在提供高数据速率的同时，对系统成本、数字信号处理能力提出了更高的要求。飞思卡尔半导体公司推出的6核DSP MSC8156采用SC3850 StarCore DSP内核和45nm工艺，处理能力高达48000MMACS，是4核DSP MSC8144处理性能的两倍，2个用于在系统存储器和处理器内核间传送数据的主总线的吞吐量高达50Gbps，可大幅提高无线宽带基站设备功能，并提供主流及网络配置所要求的灵活性、集成性及经济性。

　　LTE（Long Term Evolution,长期演进）项目是3G的演进，始于2004年3GPP的多伦多会议。LTE并非人们普遍误解的4G技术，而是3G与4G技术之间的一个过渡，是3.9G的标准，它改进并增强了3G的空中接入技术，采用OFDM和MIMO作为其无线网络演进的标准。在20MHz频谱带宽下能够提供下行326Mbit/s与上行86Mbit/s的峰值速率。改善了小区边缘用户的性能，提高小区容量和降低系统延迟。

　　3GPP从“系统性能要求”、“网络的部署场景”、“网络架构”、“业务支持能力”等方面对LTE进行了详细的描述。与3G相比，LTE具有如下技术特征：

　　（1）通信速率有了提高，下行峰值速率为100Mbps、上行为50Mbps。

　　（2）提高了频谱效率，下行链路5（bit/s）/Hz，（3--4倍于R6版本的HSDPA）；上行链路2.5（bit/s）/Hz，是R6版本HSU-PA的2--3倍。

　　（3）以分组域业务为主要目标，系统在整体架构上将基于分组交换。

　　（4）QoS保证，通过系统设计和严格的QoS机制，保证实时业务（如VoIP）的服务质量。

　　（5）系统部署灵活，能够支持1.25MHz-20MHz间的多种系统带宽，并支持“paired”和“unpaired”的频谱分配。保证了将来在系统部署上的灵活性。

　　（6）降低无线网络时延：子帧长度0.5ms和0.675ms，解决了向下兼容的问题并降低了网络时延，时延可达U-plan<5ms，C-plan<100ms。

　　（7）增加了小区边界比特速率，在保持目前基站位置不变的情况下增加小区边界比特速率。如MBMS（多媒体广播和组播业务）在小区边界可提供1bit/s/Hz的数据速率。

　　（8）强调向下兼容，支持已有的3G系统和非3GPP规范系统的协同运作。

　　与3G相比，LTE更具技术优势，具体体现在：高数据速率、分组传送、延迟降低、广域覆盖和向下兼容。

　　强劲的内核

　　每个StarCore DSP SC3850内核的时钟频率为1GHz，每个内核都有4个ALU，每个ALU具有2个16×16 MAC，在1GHz频率下，每个ALU每秒可执行80亿次乘累加操作，即8000（MMACS），使MSC8156的总处理能力高达48000MMACS。每个内核具有32KB的8-way L1指令缓存、32KB的8-way L1数据缓存、512KB的8-way L2统一的指令/数据缓存（可配置成M2存储器）、存储器管理单元（MMU）、增强的可编程中断控制器（EPIC）、调试和分析单元（DPU）、2个32位定时器。处理器的内核电压为1V，I/O电压为1.0V、1.5 V、1.8V和2.5V。

　　MSC8156在6次迭代的Turbo编码时的性能为200Mbps，在K=9（zero tail）的Viterbi编码时的性能为115Mbp，在执行128、256、512、1024或2048点的FFT/iFFT变换时的采样率为每秒3.5亿次，1536点的DFT/iDFT变换时的采样率为每秒1.75亿次。

　　丰富的集成资源

　　MSC8156内部集成了32通道的DMA控制器；2个时钟为400MHz的DDR控制器；2个频率高达500MHz的RISC内核QUICC引擎可独立于DSP内核实现并行的包处理；1056KB共享的M3存储器；2个DDR控制器；2个serial RapidIO接口；2个千兆位以太网控制器；1个PCI-Express控制器；4个256通道时分复用（TDM）接口；8个软件看门狗定时器；16个16位定时器；8个硬件信号量；32个可复用接口信号和IRQ输入的端口；3个输入时钟和5个PLL，符合IEEE标准的JTAG测试接入端口（TAP）和边界扫描架构，有等待、停止和断电三种低功耗待机模式，优化的电源管理电路。

　　MSC8156DSP针对基带（称为MAPLE-B）提供的在线多加速器平台引擎技术，与6个完全可编程的DSP内核一起操作，以支持3G-LTE、TDD-LTE、TD-SCDMA和WiMAX标准，因此该器件可在宏（Macro）基站、微（Micro）基站和微微（Pico）基站的不同尺寸之间进行扩展。MAPLE-B包括Turbo、 Viterbi、FFT及DFT处理引擎和两个可配置RISC引擎，这些引擎以后可以重新编程，以满足更新需求。