降低消耗取决于设计的合理

　　在许多设计中，功耗已经变成一项关键的参数。在高性能设计中，超过临界点温度而产生的过多功耗会削弱可靠性。在芯片上表现为电压下降，由于片上逻辑不再是理想电压条件下运行的那样，功耗甚至会影响时序。为了处理功耗问题，设计师必须贯穿整个芯片设计流程，建立功耗敏感的方法学来处理功率。

　　应该理解功耗是与性能（时序）、功能以及你的设计成本一样重要的设计参数。在做设计决策和权衡时把功耗因素考虑进去。流程早期明智的设计决策能带来实质的功耗节省。然而，在设计过程的初始阶段，自动减少功耗则比较困难。

　　系统设计与SoC设计的相对比例问题，软、硬件比例问题，IC的驱动电压是否越低就越好？制造技术节点是否越小越好？都是值得考虑的因素。

　　在近日旧金山举行的Electronic Summit2008上，ON Semi（原AMI Semiconductor，2007年12月被收购）Hearing/Audio Solutions总监Michel De Mey以DSP设计为例，说明了功耗更加取决于整体架构的合理。例如音频用低功耗DSP，如耳机，蓝牙耳机等等靠极小的电池供电的微型应用，在这些应用中，电池的供电时间很关键。一个应用就是滤波，你可以在时域或者频域进行滤波。例如，如果你能在频域实现滤波，就可以将功耗降低10倍。这可不像从哪里挤出20％来，而是从体系架构上进行创新，从而达到如此之高的比例。如果你将它们与，例如双Quad（dual－Quad）架构，结合起来，实现负载的均衡化。从硬件实现出发，如果实现了两个Quad的负载平衡，则对这两个石英的频率的要求就较为宽松，你就可以在其它性能实现方面花费更多的时间，如时序的闭合，尝试不同的频率、大大降低电源电压等等。采用这种技术（恰当的负载平衡、SoC技术）后，我们还能再挤出2～3倍的改进余地。

　　例如，On Semi的第二代DSP产品与前代产品比较，即Bolosigno 300和Bolosigno250比较。两种产品的硬件都执行同样的功能，区别在于，它们分属不同的技术节点（制程），采用了不同的DSP架构。On Semi更换了内存技术，降低了内存的电压，而且让存储变得更为分布化一些。采用了更新的模拟和数字IP、新的设计方法学、以及新的EDA工具，其功能也取决于你的算法。如果你采用了运算密集的算法，使得内核达到了50％～60％的负载，可以让性能提高3倍；如果你对内核进行20％的加载，则性能也可以提高2倍。

　　图：Bolosigno 300和Bolosigno250的功耗比较

　　相信减少电源电压或使用小几何尺寸的工艺将解决功耗问题。更低的电源电压减小了噪声裕量，并且减慢了电路运行速度，这使得难以达到时序收敛，甚至难以满足功能规格。在90纳米及以下工艺，会呈现更大的漏电流。