浅谈TMS320VC5402 DSP的并行I/O引导装载方法

　　TMS320VC5402（以下简称C5402）是TI推出的性价比极高的16bit定点数字信号处理器（DSP），操作速率可达100MIPS,它的内部资源配置为用户构造系统提供了很大便利。C5402主要特点如下：

　　·操作速率达100MIPS;

　　·具有先进的多总线结构，三条16位数据存储器总线和一条程序存储器总线；

　　·40位算术逻辑单元（ALU），包括一个40位桶形移位器和两个40位累加器；

　　·一个17×17乘法器和一个40位专用加法器，允许16位带/不带符号的乘法；

　　·整合维特比加速器，用于提高维特比编译码的速度；

　　·单周期正规化及指数译码；

　　·8个辅助寄存器及一个软件栈，允许使用业界的定点DSP C语言编译器；

　　·数据/程序寻址空间1M×16bit,内置4K×16bit ROM和16K×16bit RAM;

　　·内置可编程等待状态发生器、锁相环（PLL）时钟产生器、两个多通道缓冲串行口、一个8位并行与外部处理器通信的HPI口、2个16位定时器以及6通道DMA控制器；

　　·低功耗，工作电源有3V和1.8V（内核），特别适合电池供电设备。

　　由此可见，与TMS32054X系列的其它芯片相比，C5402以其独有的高性能、低功耗和低价格特性，使得一推出就受到业内用户的欢迎。但它的内部结构和片内掩模的引导装载（Bootloader）程序与C54X系列的其它DSP处理器[2]有较大的差异，而它的应用对象又大多是要求能脱机运行，如机顶盒（STB）、个人数字助理（PDA）和数字无线通信等内嵌式系统。为此，本文立足我们的实践经验，简单介绍C5402 Bootloader程序分析和实现方法，并较为详细地介绍并行I/O Bootloader方法。

　　1 几种引导装载方法

　　C5402片内掩模的Bootloader用于在上电复位时把用户程序从外部引导到高速RAM中，以保证其全速运行。C5402提供了如下四种Bootloader方法：8位或16位并行EPROM方法、8位或16位并行I/O方法、8位或16位串行口方法和处理器通信口（主端口）HPI方法。

　　上电复位后，C5402检测其MP/MC引脚，如果MP/MC="0"则进入Bootloader程序。进入Bootloader后，如有INT2请求中断，则进入HPI引导方式，否则则读入端口地址为0FFFFH的I/O端的引导方式选择字（Boot Routine Selection,BRS）。当BRS=XXXX00时，进入I/O或串行口引导方式如BRS=XXXX1000时，进入8位I/O引导方式BRS=XXXX1100时，进入16位I/O引导方式，否则则进入串行口引导方式。当BRS=XXXX01时，进入8位EPROM引导方式，BRS=XXXX10时，进入16位EPROM引导方式。

　　2 C5402片内ROM结构及并行I/O引导装载程序分析

　　C5402提供了4K×16bit 的掩模ROM,其具体内容见表1.C5402上电复位后，如果MP/MC="0"则从F800h地址开始运行Bootloader程序。在进入8位并行I/O引导程序以前，C5402与外部I/O要进行一系列的通信联络，其程序框图如图1所示。

　　以下是8位并行I/O引导程序片段下：

　　行号 源程序 注 解

　　（标号）

　　在上述程序中，END标号给出I/O读入操作结束后所转移的入口地址，之后转到61H和62H给出的入口地址执行用户程序。第1~4行读入入口地址；第5~8行读入数据块长度；第9~13行读入数据块首地址；第14~20行读入数据块。为了更好地了解这段程序的工作过程及其原理，图2给出了8位并行I/O Bootloader程序流程图。第21~34行为读数据子程序，在该程序中，利用了XF和BIO信号与外部I/O进行握手联络，其信号时序如图3所示。

     

　　3 C5402并行I/O引导装载方法的实现

　　3.1 硬件电路分析

　　为了满足C5402 DSP 8位并行I/O Bootloader引导程序的时序要求，本文利用8031单片机作智能I/O部件，图4为C5402与8031的连接电路图。在图中，U3为TMS320VC5402DSP,U?为8031单片机，U1、U2均为SN74AHC245,单片机系统中的EPROM

　　U1、U2的DIR引脚接地，数据传输方向为B→A.U2的B7~B4和B2~B0接地，B3接DVDD（3.3V），/CE端接系统复位信号，保证了在上电复位期间U2给C5402提供00001000B数据，使其进入8位并行I/O引导模式，而当复位信号无效后，U2的/CE="1"片选信号无效而脱离系统。U1的作用是数据缓冲兼作电平转换器，U1的VCCD端接4.3V,其作用是将8031输出的TTL电平转换成5402能接受的CMOS电平；U1的/CE断接8031的P3.3（/INT）脚，在系统复位直到执行CLR P3.3之前都保持高电平，在此期间U1无效，保证了U2正常供给5402所需的数据。8031的P3.0（ RXD）、P3.1（TXD）作为握手信号，分别与C5402的/BIO和XF相连。JP3、JP4可供用户跳线选择C5402的系统时钟以及选择C5402的运行模式。

　　3.2 程序设计

　　根据以上分析，本文设计了如下8031汇编程序。首先使U1的/CE有效，然后等待C5402的XF为低电平，XF="0"后，使8031的P3.1="0"即BIO="0"C5402进入等待数据状态。在数据送到数据总线之后，使BIO="1"通知C5402读取I/O端口数据。程序中，UC定义的代码前面22个字节是与C5402的联络码，从第23个字节开始才是用户程序代码。··

　　TMS320VC5402 DSP是C54X家族乃至TI的DSP家族的成员，正以其极高的性价比被越来越多的用户所接受。本文利用廉价、通用的8031单片机实现C5402 8位并行I/O Bootloader功能，一方面，可以很好地解决快速DSP与慢速I/O（EPROM）之间的数据传输问题；另一方面，C5402 Bootloader成功后，8031还可作为"协助理器"使用，从而极大提高了系统的灵活性和实用性。具有广阔的应用前景。