放大器与开关电容ADC接口的匹配方法

　　简介

　　在现代无线接收器设计中，高采样率的模数转换器(ADC) 通常被用作中频复合调制信号的采样。基于CMOS开关电容的ADC因其低成本和低功耗而成为这类设计的。这类ADC的前端为非缓冲型，直接耦合至采样网络，所以ADC的输入阻抗会随时间(跟踪和保持模式切换时)变化，这就对驱动ADC的放大器提出了挑战。为了在驱动ADC的同时获得极小的噪声和信号失真，有必要设计一种无源网络接口，实现宽带噪声抑制和采样保持阻抗的变换，从而为驱动放大器提供一个更匹配的负载阻抗。本文将介绍如何在多个常用IF频率下采用谐振法将采样保持阻抗变换为可预测性的负载，从而更地设计抗混叠滤波器。

　　为了降低功耗，开关电容ADC省掉了ADC前端中的缓冲。ADC采样保持放大器电路(SHA)由输入开关、输入采样电容、采样开关和放大器构成，如图1所示，输入开关直接连接着驱动器和采样电容。输入开关闭合时(跟踪模式)，驱动电路给输入电容充电。输入开关断开时(保持模式)，驱动电路与输入电容分离。该ADC的跟踪模式和保持模式的时间大致相等。

　　在SHA跟踪模式下的ADC输入阻抗与SHA保持模式下的ADC输入阻抗是不一样的，这就很难使ADC输入阻抗与驱动器电路始终匹配。ADC在跟踪模式下，输入开关闭合，因此该模式下的输入阻抗与驱动器电路应保持匹配。输入阻抗随频率的变化主要取决于采样电容以及信号通道中的寄生电容。为匹配阻抗，应对输入阻抗的频率相关性有所了解。如图2为AD9236在0至1 GHz的输入频率下输入阻抗随频率变化的曲线图。

　　图2中，蓝色曲线和红色曲线分别表示ADC输入SHA在跟踪模式和保持模式下的输入阻抗虚部值(右纵轴)。可见，频率<100 MHz时，虚部阻抗会在大于4 pF(跟踪模式)和1 pF(保

　　持模式)间变化。图2中，输入阻抗的实部为橙色曲线和绿色曲线(参见左纵轴)。与输入开关断开的保持模式相比，跟踪模式下的阻抗比保持模式的小得多。与缓冲ADC的阻抗在整个额定带宽内保持恒定不同，开关电容ADC的输入阻抗在小于100 MHz输入带宽内会产生较大变化。这就给设计者带来了巨大的挑战，很难在一个给定频率范围内与系统特性阻抗保持充分匹配。

　　点此全文PDF资料：