同步管道突发式SRAM的操作基本上都是与时钟的上升沿同步进行的,因此能够看到时钟沿的状态。在功能方面看上去非常复杂,但时序的读取比异步SRAM还是简单的。
1. 同步管道突发式SRAM的周期定义
由于都是与时钟同步的,所以可以通过时钟沿中各个控制线的状态确定下一个状态。
表 表示CY7C1347B的周期定义。
表 同步管道突发式SRAM的周期定义

从器件的内部框图以及CE3、CE2、CE1一栏可以看出,这些使能引脚是在操作开始时刻被利用的,而一旦开始进行读或者写操作,则这些引脚就不再被利用。
2. 读操作1:单一读
所谓的单一读操作,就是读出所希望读取的地址数据,与异步SRAM的处理相同。其操作波形如图1所示,如果在初的时钟沿上让芯片发挥使能,并且赋予地址,那么将在2个时钟后读出数据,只要在外部电路锁存该数据即可。

图1 单一读操作
起始地址在初的ADSP时钟时被锁存,开始对存储器单元进行存取操作,然后在下一个时钟从存储器中输出数据,进而在下一个时钟将数据提取至输出缓冲器的锁存器中。对于单一读只要具有这个印象即可。
2. 读操作2:突发读
突发读时的操作如图2所示,在开始时刻与单一读的操作相同,但第2个时钟以后,在ADV有效方面具有独到之处。

图2 突发读操作
在锁存了地址的过程中,因为对存储器单元的存取操作已经开始,所以只能在下一个时钟更改地址。在此,如果ADV有效,则通过内部的突发式计数器,将更新低位的2位地址,2个时钟后再读出新地址的数据。
图中也表示了在中途ADV无效时的操作,由于即使ADV无效,读操作本身也将继续,所以数据将被连续输出。如果ADV再次有效,则突发式计数器向前进位,在2个时钟后读出下一个数据。
3. 写操作1:单一写
单一写的操作如图3所示。由于在此例中利用了ADSP信号,所以写控制信号以及数据将在第2时钟中赋予。利用ADSC信号时可以同时赋予数据及写控制信号。

图3 单一写操作
4. 写操作2:突发写
表示突发写操作的如图4,初的写操作与单一写相同,第2次写操作以后由于与ADV信号同时赋予数据,因而成为推进数据传递以及地址的操作。与进行读操作时不同的是可以同时赋予信号ADV与数据。

图4 突发写操作
观看内部框图就可明白,此时,数据端被提取到输人锁存器中,地址进位,等待在下一个周期完成写人操作。
不可以在ADSP的下一个周期、即起始数据写人的时刻使ADV有效,如果ADV有效,而起始数据的写人操作还没有进行,那么将造成地址向前进位的后果。
在图中,对利用ADSP进行写操作之后利用ADSC的写入周期也进行了描述。虽然在这个时钟时刻,在同步管道突发式SRAM内部也在进行写入操作,但由于外部锁存器已经处于接受下一指令的状态9所以可以对利用ADSC信号的地址及数据进行锁存。
欢迎转载,信息来源维库电子市场网(www.dzsc.com)
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。