EDA典型单元电路的编码器的设计

时间:2008-10-11

  编码器可将2N个分离的信息代码以N个二进制码来表示。编码器常常应用于影音压缩或通信方面,以达到精简传输量的目的。可以将编码器看成压缩电路,译码器看成解压缩电路。传送数据前先用编码器压缩数据后再传送出去,在接收端则由译码器将数据解压缩,还原为原来的数据。这样,在传送过程中,就可以以N个数码来代替2N个数码的数据量,以提升传输效率。

  编码器又分为普通编码器和优先级编码器。优先级编码器常用于中断的优先级控制,例如,74LS148是一个8输入,3位二进制码输出的优先级编码器。当某一个输入有效时,就可以输出一个对应的3位二进制编码。另外,当同时有几个输入有效时,将输出优先级的那个输入所对应的二进制编码。

  【例1】 设计一个8-3编码器的VHDL程序,并使用MAX+p1us Ⅱ进行仿真。

  仿真结果如图所示。

编码器ENC0DE8_3的仿真图

  如图1 编码器ENC0DE8_3的仿真图

  【例2】 用VHDL设计一个8-3线优先级编码器,输入信号为A、B、C、D、E、F、G和H,输出信号为OUT0、OUT1和OUT2,并使用MAX+p1us Ⅱ进行仿真。输入信号中A的优先级别,依次类推,H的优先级别。

  仿真结果如图所示。

8-3线优先级编码器ENCODER的仿真图

  如图2 8-3线优先级编码器ENCODER的仿真图
  


  
上一篇:系统的有关仿真
下一篇:系统的硬件验证

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料