ROM在数字电路设计中的应用

时间:2007-05-26
1 引言
电子电路的传统设计方法通常需要经过一系列烦琐的步骤:第1步,根据设计要求列出真值表,然后用卡诺图进行逻辑函数的化简,再选择门电路和触发器画出逻辑电路图。第2步,设计印刷电路板,根据所用的逻辑部件的结构特点,精心调整和设计电路板的尺寸,以尽可能使电路板规范、美观。第3步,印刷电路板的制作,这步的制作工艺有版图设计、版面成图、腐蚀、清洗、打磨、打孔、焊接等步骤。,进行功能检测及调试,如果电路存在故障,将需要花费大量的时间来检测。但是,若改用EPROM设计数字电路,则可以减少许多步骤,而且对电路的修改、变动带来更多的方便,具有明显的优越性。
下面先简单介绍EPROM的型号和工作特性,然后以2764为例说明采用E2PROM设计数字电路的一般方法。

2 2764的工作特性

常用的EPROM的型号有2764,27128,27256,27512等。EPROM是用紫外光擦除的,大约需要20min的擦除时间,而E2PROM,采用的是电擦除方式,擦除时间只需要几十毫秒。
2764E2PROM采用28引脚双列直插式封装,他的逻辑符号和引脚如图1所示。


2764EZPROM的引线图说明:
A0~A12:地址输入线。
O0~O7:输出线。
Vpp:+5 V,编程电源。在正常工作及在读时。
Vcc:+5 V,工作电源。
OE:输出使能端,用来决定是否将ROM的输出送到总线上去,当OE=0时,输出可以被使能,当OE=1时输出被禁止,ROM输出为高阻态。
CS:片选端,用来决定ROM是否工作,当CS=0时,ROM工作,当CS=1时,ROM停止工作,且ROM输出为高阻态(不论OE为何值)。
ROM输出能否被使能决定于P=CS+OE,当P=0,即CS+OE=0时,ROM输出使能,否则将被禁止,输出端为高阻态。另外,当CS无效,即CS=1时,还会停止对ROM内部的译码器等电路供电,使其功耗降低到ROM工作时的10%以下。由于在大部分有多个ROM芯片的系统中,同一时刻只会选中一个芯片,因此,此举会使系统中ROM芯片的总功耗大大减小。

3 EPROM应用举例

(1)用ROM构成能实现函数y=x2的运算表电路,x的取值范围为0~15的正整数。真值表如表1所选用16X4位ROM,存储矩阵连线图如图2所示。

(2)用ROM设计一个3位二进制代码的译码器

根据设计要求,输入是一组3位二进制代码,输出是与代码状态相对应的8个信号,列真值表如表2所示。

根据表2,用A2A1A0作为译码器的输入代码,A3一A7未用可接地;D7~D0作为译码器的输出。这样接法的1片2716就成为了一个有3个输入端、8个输出端的3位二进制代码的译码器。ROM使用示意图如图3所示。

(3)用E2PRON设计一个可逆的二进制计数器计数器属于时序电路,其输出不仅与该时刻的输入有关,还和电路的初始状态有关,用函数式表示为:
Qn+l=F(Xn+l'Qn)

其中:Qn+l和Xn+1分别为该时刻的输出变量的集合和该时刻输入变量的集合,Qn为上一时刻输出变量的集合。
所以,在用EPRON设计时序逻辑电路时,虽然仍以地址线作为输入线,但数据线必须通过外部连线与地址线相连。
根据设计要求,可用D3D2D1表示本次记忆的输入3位代码,用A5A4A3表示上的输入代码,并将A5A4A3将D3D2D1相连,如图4所示。根据电路图的连接方法,列出编码表3所示。 根据表3,A10~A7未用接地,D7~D4未用接地,D0为计数器进位或借位输出,A6为判断位,判断是进行加法运算还是减法运算。当A6为低电平时进行加法运算,反之,进行减法运算,A5A4A3A2A1A0为本次输出与上次输出的关系,如A5A4A3A2A1A0=
110111,其含义为本次输出为111,上次输出为110,将此表写入1片EPROM中,即可成为进行加法或减法运算的3位二进制可逆计数器。

4 结 论

用ROM设计数字电路,这种利用软件代替硬件的设计方法,能克服传统的硬件设计方法的许多不足,他只需把各种待查的表格存人EPROM即可,使得设计方便省时。既大大减少了芯片数量、缩小电路板尺寸,使得规整、美观和可靠,又便于修改、检查。这种"软"硬件的全新设计概念,使数字电子电路的设计具有更强的灵活性和适应性。

 

  
上一篇:公交线路智能查询系统的设计
下一篇:"新捷达"型汽车组合仪表的串行通讯的实现

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料