LVSCHK 部分参数

　　LVSCHK 部分参数
　　A 合并串联电容
　　B 保留并联的BJT管，但合并MOS，LDD，RES，CAP，DIO
　　C 形成门电路。（INV是默认形成，只能用X选项关闭）
　　E 使用主要参数去匹配并联电路。
　　F 删除不用的器件。layout和schemaTIc删除的器件可以不同。
　　FILTER-OPTIONS 命令优先级高于F参数。
　　G 以相同的方式，删除不用的器件。
　　FILTER-OPTIONS 命令优先级高于G参数。
　　K 保留并联的器件。默认是合并。
　　K参数优先级高于B参数。
　　L 形成门电路,但不形成AOI，OAI。
　　L参数优先级高于C参数。
　　M NAND或NOR的输入端都短接时，把这个器件提为INV。
　　N 比较衬底，不影响器件的匹配。（可与T对比）
　　O 可以产生SMID，PMID。默认时只产生PUP，SUP，PDW，SDW
　　P 比较电容极性。
　　R 合并串连电阻。
　　S 合并连续并列的管子。
　　T 比较衬底，影响器件的匹配。衬底不匹配，也算器件不匹配。
　　U 在输出的报错文件中，对有错节点，只显示不匹配的器件。
　　X 在管子级进行比较。不形成门。
　　Z 删除到任何pad没有通路的节点或器件。