CMOS逻辑电路代表互补的金属氧化物半导体(Complementary Metal-Oxide-Semiconductor)，它指的是一种特殊类型的电子集成电路(IC)。
CMOS是单词的首字母缩写，集成电路是一块微小的硅片，它包含有几百万个电子元件。术语IC隐含的含义是将多个单独的集成电路集成到一个电路中，产生一个十分紧凑的器件。在通常的术语中，集成电路通常称为芯片，而为计算机应用设计的IC称为计算机芯片。
虽然制造集成电路的方法有多种，但对于数字逻辑电路而言CMOS是主要的方法。桌面个人计算机、工作站、视频游戏以及其它成千上万的其它产品都依赖于CMOS集成电路来完成所需的功能。当我们注意到所有的个人计算机都使用专门的CMOS芯片，如众所周知的微处理器，来获得计算性能时， CMOS IC的重要性就不言而喻了。
相对于其他逻辑系列，CMOS逻辑电路具有以下优点：
1、允许的电源电压范围宽，方便电源电路的设计；
2、逻辑摆幅大，使电路抗干扰能力强；
3、静态功耗低；
4、隔离栅结构使CMOS器件的输入电阻极大，从而使CMOS期间驱动同类逻辑门的能力比其他系列强得多CMOS发展历史早期的CMOS元件和主要的竞争对手BJT相比，很容易受到静电放电（ElectroStaticDischarge,ESD）的破坏。
CMOS逻辑电路，分两部分，上拉部分，下拉部分。上拉部分由PMOS管电路构成，下拉部分由NMOS管电路组成，如下。上下拉，形成互补。
由前面的基础可知，CMOS只能实现基本逻辑的非，比如或逻辑，与逻辑，如果不加反相器，CMOS只能实现或非，与非逻辑。原因就是上拉逻辑只能用PMOS实现，下拉逻辑只能由NMOS实现，而PMOS的导通需要输入信号为0，NMOS导通需要输入信号为1。
一般的设计过程
既然如此，在用CMOS实现逻辑电路时，一般可以照如下顺序去做：
可以先将其整体先加上一个非，作相应的逻辑转化。
上拉逻辑中各个PMOS，与操作为并联，或操作为串联。
下拉逻辑中各个NMOS，与操作为串联，或操作为并联。
举例说明
比如我们想从CMOS层去实现逻辑 OUT = D+A*(B+C) （减号“-”表示取反（非）操作，“+”表示或,*表示与）。
设计过程如下：
OUT = - ( -(D+A*(B+C)) )
OUT1 = -(D+A*(B+C))
OUT = -OUT1
对于OUT1 = -(D+A*(B+C))，正好是逻辑整体上带了个非，设计(D+A*(B+C))部分之后再加上一个非即可。
故对于上拉逻辑:
1、或操作为串联，从而输入B,C接到的PMOS之间为串联。
2、与操作为并联，故输入A接到的PMOS跟B,C或逻辑之间为并联。
3、或操作为串联，故D与A*(B+C)的PMOS逻辑为串联。
对于下拉逻辑与上拉逻辑正好相反：
4、或操作为并联，从而输入B,C接到的NMOS之间为并联。
5、与操作为串联，故输入A接到的NMOS跟B,C或逻辑之间为串联。
6、或操作为并联，故D与A*(B+C)的NMOS逻辑为并联。
7、从而得到 OUT1 = -(D+A*(B+C)) 的CMOS实现如下：
过程中上下拉两部分的逻辑式相同，组合起来后，自行补充一个非。
则实际分析电路中，一般只需单独分析一部分就行了。
