Rapidus 和 Synopsys 开发出缩短 IC 设计周期的方法

　　追求 2nm 技术的日本初创公司 Rapidus 和 Synopsys 表示，他们已经开发出一种缩短 IC 设计周期的方法。
　　两家公司表示，他们正在“使用一种革命性的新方法来对设计步骤中的工艺敏感性和变化进行本地建模。”
　　该方法据称“大大减少了在流程演变的不同阶段对库和存储器进行昂贵的重新表征的需要，从而显着减少了设计迭代并加速了整个项目执行周期。”
　　作为协议的一部分，Synopsys 将利用其人工智能驱动的 EDA 套件开发先进的设计流程，并在 Rapidus 的 2nm 环栅 (GAA) 工艺上实现广泛的 IP 产品组合。
　　此次合作将促进 Rapidus 的制造设计和协同优化 (DMCO) 概念，以同时优化设计和制造并实现敏捷设计
　　IP 库的表征是半导体设计周期时间的瓶颈之一，因为每次更新工艺设计套件 (PDK) 或制造工艺时都需要重新表征 IP。
　　生成时序模型可能需要两到三个月的时间，这大大减慢了设计过程。
　　新的 DMCO 解决方案将通过使用 Synopsys AI 驱动的 EDA 产品来解决这些瓶颈，其中包括 Synopsys PrimeShieldTM，这是一种基于机器学习 (ML) 的时序模型生成工具，每当 PDK 或制造流程更新时都会采用敏感度库。
　　此外，使用来自 Rapidus 短周转时间 (TAT) 制造流程的硅数据进行校准将提高模型精度并加速设计收敛。
　　Synopsys 总裁兼首席执行官 Sassine Ghazi 表示：“Synopsys 继续发挥着关键任务的作用，作为通往世界领先代工厂的入口，我们常常是代工厂支持的第一站。” “我们与 Rapidus 在 Synopsys AI 驱动的 EDA 流程、IP 和专家方法服务方面进行了广泛合作，将促进先进的 DMCO 解决方案的发展，使设计人员能够为 Rapidus 的 2nm GAA 工艺实现最佳的结果质量和高制造良率。”
　　除了传统的制造设计 (DFM) 之外，通过结合设计制造 (MFD) 的概念，Rapidus 将能够在晶圆工艺中使用传感器和人工智能，根据制造过程中的硅大数据简化设计。
　　此次合作将把 Rapidus 的大数据整合到 Synopsys AI 驱动的 EDA 流程中，为共同客户实现 MFD。此外，Synopsys 用于 Rapidus 工艺技术的接口和基础 IP 产品组合将降低集成风险并加速芯片成功之路。
　　Rapidus 正在构建快速统一制造服务 (RUMS)，通过提供集成设计支持以及前端和后端流程来缩短客户的总体上市时间，这些流程将继续通过 DMCO 增强设计支持。
　　Rapidus 首席执行官 Atsuyoshi Koike 博士表示：“我们与 Synopsys 的合作是帮助简化和加快设计流程的一个重要里程碑。 Rapidus 对 RUMS 的愿景是使用单晶圆前端工艺。从这个过程中可以获得的海量数据与Synopsys AI驱动的EDA流程和IP高度兼容，我们相信这将是实现我们比其他任何地方更快的短TAT生产目标的一步。”
　　Rapidus 还宣布与Cadence合作，提供共同优化的人工智能驱动参考设计流程和广泛的 IP 产品组合，以支持 Rapidus 2nm 环栅 (GAA) 工艺和背面供电网络 (BSPDN) 技术。