Microchip采用RISC-V的64位，并计划使用Arm

　　Microchip 宣布了其首款 64 位处理器，为初始部件选择了 RISC-V 指令集：用于太空的八核和工业四核。
　　不过，“未来的PIC64系列将包括基于RISC-V或Arm架构的设备”，该公司表示。
　　Microchip 64bit riscV PIC64空间处理器PIC64-HPSC （英语）Microchip 表示，是太空处理器的家族名称，这些处理器是在 2022 年与 NASA 达成的协议中产生的，旨在开发“一种高性能太空飞行计算 [HPSC] 处理器，该处理器可以提供至少 100 倍于当前航天计算机的计算能力”。
　　该公司已将 SiFive 的 X280 64 位内核授权给该 HPSC 系列，该系列将以高达 1GHz 的速度运行，以提供 26,000Dmips。
　　它包括矢量处理硬件，可加速人工智能和机器学习，达到 2Top/s 的 int8 算术或 1Tflop/s 的 bfloat16。
　　最重要的是一个 64 位 SiFive S7 系统监控内核。
　　“抗辐射的PIC64-HPSC RH旨在为自主任务提供本地处理能力，以执行实时任务，例如月球车在月球表面避险，同时还可以实现长时间的深空任务，如火星探险，需要极低的功耗，同时承受恶劣的空间条件，”Microchip表示。“对于商业航天领域，耐辐射的PIC64-HPSC RT旨在满足低地球轨道星座的需求，在这些星座中，系统提供商必须优先考虑成本而不是寿命，同时还要提供容错能力，这对于全天候服务可靠性和空间资产的网络安全至关重要。”
　　对于高可靠性处理，支持双核锁步操作操作，并实现了SiFive的WorldGuard虚拟化硬件，以实现代码隔离和数据保护。
　　Microchip将其内置安全性描述为“防御级”，并表示该IC“通过支持后量子加密和防篡改功能来实现深度防御安全性”。
　　对于数据传输，芯片将具有 PCIe Gen 3 和 CXL（计算快速链路）2.0 和 x4 或 x8 配置、带有内部路由器的 RMAP 兼容 SpaceWire 端口，以及用于 10Gbit 以太网的 240Gbit/s TSN（时间敏感网络）以太网交换机。
　　基于融合以太网的RDMA（远程直接内存访问）（RoCEv2）经过硬件加速，可实现远程传感器的低延迟传输。
　　64位四核RISC-V
　　Microchip 64位riscV PIC64GX
　　工业四核RISC-V处理器被称为PIC64GX系列，面向嵌入式视觉和机器学习等实时应用。
　　它们将采用与公司现有 PolarFire FPGA 引脚兼容的封装。
　　Microchip选择了SiFive的U54内核，并将IC的评级定为5,000Dmips。它不包括矢量硬件，但包括安全启动和加密加速。
　　系统监控由 64 位 SiFive E51 内核代替空间处理器的 S7 提供。
　　主集群可以拆分，一些核心设置为确定性实时执行，而其他核心则配置为最快的 Linux 应用程序处理。
　　GX1000 是该系列的第一款 IC，将于本月提供样品，随后是明年 3 月的 GX1100，它将是一个由 AI 推理硬件增强的版本。
　　开发支持将来自硬件和软件，包括“PIC64GX Curiosity 评估工具包”，以及面向 Visual Studio Code Microsoft用户的“VS Code 的 MPLAB 扩展”。
　　Microchip表示：“PIC64 MPU还受到Linux4Microchip资源和Linux发行版的支持，如Canonical Ubuntu、Yocto Project和Buildroot，支持Zephyr RTOS和相关软件堆栈，”并补充说，PIC64-HPSC空间处理器将“得到一个空间级生态系统的支持，该生态系统包括具有飞行能力的行业标准单板计算机和软件合作伙伴社区。早期成员包括 SiFive、Moog、Ideas-TEK、Ibeos、3D Plus、Micropac、Wind River、Linux Foundation、RTEMS、Xen、Lauterbach 和 Entrust。