SK海力士3D DRAM，重磅公布

　　SK海力士正在加速其在被称为“梦幻存储器”的三维（3D）DRAM这一尖端领域的领先地位。该公司已经凭借其高带宽存储器（HBM）在人工智能（AI）半导体市场中处于领先地位，现在正寻求在下一代DRAM领域继续创新。
　　据业内人士6月23日透露，SK海力士于6月16日至20日在美国夏威夷举行的著名半导体会议“VLSI 2024”上发表了有关3D DRAM的研究论文。
　　在本文中，SK 海力士报告称，堆叠在五层中的 3D DRAM 的制造良率达到 56.1%。这意味着在单个测试晶圆上制造的约 1,000 个 3D DRAM 中，约有 561 个可行器件被生产出来。实验性的 3D DRAM 显示出与当前使用的 2D DRAM 相似的特性，这一点也在所呈现的数据中得到强调。这是 SK 海力士首次披露其 3D DRAM 开发的具体数字和运营特性。
　　业内专家认为，这份文件是一个重要的里程碑，表明 SK 海力士即将掌握下一代 DRAM 的核心技术。与将存储单元排列在平面上的传统 DRAM 不同，3D DRAM 将这些单元垂直堆叠，类似于公寓楼。这允许在相同空间内实现更高密度的存储单元，但在技术实施方面存在挑战。确保基础技术的安全可能会改变 DRAM 范式。
　　3D DRAM 也是三星电子、美国美光科技等竞争对手的重点开发领域。值得注意的是，三星电子在今年 3 月的美国 MemCon 2024 展会上预测，计划在 2030 年左右量产该产品，彰显了其对未来技术领导地位的渴望。在此次大会上，SK 海力士间接表达了决心，要在 3D DRAM 市场复制 HBM 领域的技术创新，以回应三星的演讲。
　　不过，SK海力士也表示，尽管3D DRAM潜力巨大，但在实现商业化之前还需要进行大量的开发过程。他们指出，与2D DRAM的稳定运行不同，3D DRAM表现出不稳定的性能特征，需要堆叠32至192层存储单元才能实现普遍使用。
　　三星和 SK 海力士将在 3D DRAM 上应用混合键合
　　韩国内存芯片制造商三星和 SK 海力士预计将在其即将推出的 3D DRAM 中采用混合键合技术。
　　SK海力士在上周于首尔举行的国际内存研讨会2024会议上表示，将在其3D DRAM生产中应用晶圆键合技术。
　　晶圆键合也称为混合键合，其中芯片垂直堆叠并通过硅通孔 (TSV) 或微铜线连接，并且 I/O 直接连接而无需凸块。
　　根据芯片的堆叠方式，它们被称为晶圆到晶圆、晶圆到芯片和芯片到芯片。
　　3D DRAM 是 DRAM 的未来概念，其中 DRAM 单元垂直堆叠，就像今天的 NAND 单元垂直堆叠一样。
　　三星和 SK 海力士计划在不同的晶圆上制造单元和外围设备，并通过混合键合将它们连接起来。
　　必须这样做，因为像现有的 DRAM 那样将外围设备附加在同一晶圆上的单元层侧面会过度扩大表面积。
　　将外围设备分离在不同的晶圆上，可以方便地增加单元密度。
　　三星也正在研究 4F Square DRAM，并且有望在其生产中应用混合键合。
　　外围晶圆将贴附在底部，并在其上方堆叠两个存储单元晶圆。最上面的存储单元晶圆还将具有 I/O 焊盘和多层金属布线。
　　4F Square 是一种单元阵列结构，与目前商业化的 6F Square DRAM 相比，其芯片表面积减少了 30%。