VLSI 2024，芯片巨头分享了啥？

　　展示半导体器件工艺技术和集成电路技术相关前沿研发成果的2024年IEEE超大规模集成电路技术与电路研讨会于2024年6月16日（当地时间）在美国夏威夷开幕，下面，我们整合了一些来自现场的热点技术分享，供大家参考。
　　432 核 RISC-V 浮点加速器
　　电路技术领域有11场演讲作为亮点。根据处理器和内存等主题选择感兴趣的论文。最初的主题是“处理器和片上系统”、“机器学习设备和加速器”、“内存技术”和“数字电路、硬件安全、信号完整性和 IO”。
　　关于处理器方面，苏黎世联邦理工学院、斯坦福大学和博洛尼亚大学联合开发了基于RISC-V架构的浮点算术加速器。它由 432 个内核作为双小芯片组成，两个存储容量为 16GB 的 HBM2E 模块安装在同一块板上。针对模板运算和稀疏线性代数运算。每功耗浮点运算性能高达 28.1GFLOPS/W。
　　在机器学习领域，韩国科学技术院和三星电子联合开发了内置1T1C单元DRAM的内存计算加速器（。兼容ResNet、BERT、GPT-2等机器学习模型。单位功耗计算性能高达28.1TOPS/W。假设实现了SQNR（信号量化噪声比）的改进和功率效率的改进。制造工艺为28nm。内置27Mbit DRAM。
　　在内存技术方面，Arm开发了用于主数据缓存的SRAM宏，其工作频率高达7GHz（编号16-3）。SRAM 单元是一个具有 8 个晶体管的 1R1RW 系统。制造工艺为3nm，存储密度为11.2Mbit/mm?。
　　关于数字电路，首尔大学和哥伦比亚大学联合开发了低功耗、高精度端到端10关键字语音识别系统。旨在用于通过语音命令启动/控制移动设备。功耗低至 5.6μW。识别准确率为92.7%。
　　具有无监督学习功能的癫痫发作预测SoC
　　下一个主题是“医疗生物设备/电路/系统”、“传感器/成像器/物联网/MEMS/显示电路”和“数据转换器”。
　　在医学生物学领域，加州大学伯克利分校将报告用于预测和分类癫痫发作的 SoC 的开发。通过实现使用无监督顺序学习进行预测的分类器，硅芯片面积减少到传统模型的五分之一，功耗减少到134分之一。
　　对于传感器/成像器，佳能开发了 1 兆像素 SPAD（单光子雪崩二极管）图像传感器，即使在 50k 勒克斯的高照度下也可以测量距离。通过配置一个发送和接收来自周围相邻像素的发射信息的网络，可以测量高光环境中的距离。
　　数据转换方面，重点展示了南加州大学与联发科技的研究成果，他们共同开发了16 Gsample/s高速的时域模数转换（ADC）电路，为论文选择了10位的高分辨率。它配备了流水线逐次逼近时间数字转换（TDC）电路，具有延迟变化校正功能和延迟偏移背景校正功能。制造工艺为4nm CMOS工艺。
　　用于6G移动通信终端的110-170GHz频段CMOS无线发射/接收电路
　　最后的主题是“模拟和混合信号电路”、“有线和光纤收发器/光纤互连”以及“无线和射频设备、电路和系统”。
　　在模拟方面，三星电子开发了一款用于移动设备的 D 类音频放大器，其 THD+N（总谐波失真加噪声）为 0.00086%，PSRR（电源电压抑制比）为 118 dB。最大输出5.8W，最大效率93.2%（负载8Ω）。
　　在互联方面，台积电开发了三维堆叠硅芯片之间的超高速通信链路。使用 5nm FinFET 技术的计算芯片和使用 6nm 技术的 SRAM 芯片堆叠在一起，使用 PAM-4 方法以 9μm 的间距形成每通道 16Gbit/s 的通信链路。发送链路和接收链路数量均为80车道。单位面积（1平方毫米）通信速度达到17.9Tbit/s。
　　英特尔的研究成果——每通道50 Gbit/s（NRZ信号）的4通道光接收电路也被选为值得注意的论文。可拆卸光纤连接器、光电二极管、跨阻放大器 (TIA) IC 和接收数据路径 IC 均装在同一封装中。
　　东京工业大学开发了用于下一代（6G）移动通信终端的D频段（110GHz至170GHz频段）CMOS无线发射器/接收器电路。采用每通道 200Gbit/s 的发送/接收电路配置 4 通道 x 4 天线 MIMO（多输入多输出）通信，实现了 640Gbit/s 的整体通信速度。
　　“Intel 3”工艺、2.5D封装改进版“Foveros”等发布
　　在器件/工艺技术领域，5个项目来自“CMOS逻辑的最新和下一代器件/工艺技术”，4个项目来自“下一代存储技术”，1个项目来自“全氧化物材料”晶体管技术》，共有11篇论文入选值得注意论文，其中一篇来自《考虑热效应的Angstrom一代PPA性能评估》。
　　《CMOS逻辑的最新下一代器件/工艺技术》包括英特尔尖端量产工艺“Intel 3”和英特尔2.5维（2.5D）封装技术“Foveros”的技术概述 ”。创建高密度MIM电容器的开发成果被选为专题论文。
　　另外还有三星电子（以下简称三星）具有自对准直接背面接触和背面栅极接触的3D堆叠晶体管（CFET）技术，以及IBM研究院的2nm纳米片FET背面供电技术（还入选了台积电等联合研究团队和台积电开发的二维过渡金属二硫化物（MoS2）沟道晶体管小型化技术。
　　字线气隙隔离支持 3D NAND 闪存扩展
　　接下来，在下一代存储技术中，美光科技（以下简称美光）的3D NAND闪存单元薄化技术和美光用于铁电非易失性DRAM的精细晶体管技术、SK海力士的Selector-Only存储器（SOM）技术以及包括索尼半导体解决方案在内的联合研究小组的铁电非易失性SRAM技术被选为值得注意的论文。
　　据介绍，由美光科技开发的3D NAND闪存单元减薄技术在层叠的字线之间的层间绝缘膜中引入气隙以减少字线的寄生电容，并且针对每个单元分隔电荷捕获区域以抑制相邻单元之间的干扰。
　　Micron Technology 开发的用于铁电非易失性 DRAM 的微晶体管技术。利用双栅薄膜晶体管技术实现了尺寸为4F2（F2是设计规则的平方）的小型单元选择晶体管。
　　SK海力士开发的仅选择器存储器（SOM）技术，并制作了具有半节距为 16 nm 的交叉点结构的存储单元阵列，这对于 SOM 来说已经足够了。
　　包括索尼半导体解决方案在内的联合研究小组开发的铁电非易失性 SRAM 技术，使用带有一个单元选择晶体管和一个基于 HZO 的铁电电容器的 1T1C 单元系统制作了 16Kbit 非易失性 SRAM 宏原型。使用130nm技术实现了100%的制造良率。
　　将温度变化的影响纳入 1nm 和 0.5nm 代逻辑性能评估
　　在“全氧化物材料晶体管技术”类别中，普渡大学和三星联合研究团队的氧化铟（In2O3）材料三维垂直集成技术被评选为值得关注的论文。垂直晶体管由氧化铟制成的薄膜沟道和厚膜栅电极构成。该薄膜是采用原子层沉积（ALD）技术形成的。
　　在“考虑热效应的Angstrom一代PPA性能的性能评估”中，选择了专题论文。评估了 10A 代（1nm 代）纳米片 FET 和 5A 代（0.5nm 代）单片互补 FET (CFET) 的 PPA。