台积电首次提及1.4nm工艺

　　据tomshardware报道，台积电在 IEEE 国际电子器件会议 (IEDM) 的未来逻辑小组上透露，台积电 1.4 纳米级制造技术的开发正在顺利进行 。台积电还再次强调，使用其 2 纳米级制造工艺的量产有望在 2025 年实现。
　　根据 SemiAnalysis 的Dylan Patel发布的幻灯片，台积电的 1.4 纳米生产节点正式称为 A14  。目前，台积电尚未透露计划何时开始 A14 及其规格的量产（HVM），但鉴于 N2 计划于 2025 年末、N2P 计划于 2026 年末，因此有理由猜测 A14 会在此之后推出。也就是介乎2027到2028年之间。
　　在功能方面，A14不太可能采用垂直堆叠互补场效应晶体管（CFET），尽管台积电正在探索该技术。因此，A14 可能会依赖该公司的第二代或第三代环栅 FET (GAAFET)——就像 N2 节点一样。
　　N2 和 A14 等节点将需要系统级协同优化才能真正发挥作用，并实现新水平的性能、功耗和功能。
　　仍有待观察的是台积电是否计划在 2027 年至 2028 年期间为其 A14 工艺技术采用高数值孔径 EUV 光刻工具。鉴于到那时英特尔（可能还有其他芯片制造商）将采用并完善数值孔径为 0.55 的下一代 EUV 光刻机，芯片合同制造商应该相当容易使用它们。然而，由于高数值孔径 EUV 光刻工具将掩模版尺寸减半，其使用将为芯片设计者和芯片制造商带来一些额外的挑战。
　　当然，从现在到 2027 - 2028 年，情况可能会发生变化，因此我们不能做出太多假设。但很明显，台积电的科学家和开发人员正在研究下一代生产节点。
　　随着半导体工艺深入到5nm以下，制造的难度和成本日益增加。摩尔定律的物理极限大约在1nm左右，再往下就会面临严重的量子隧穿难题，这将导致晶体管失效。各大厂商在实际尺寸上采用的先进工艺仍有一定的余地，纸面上的1nm工艺仍可能存在。
　　台积电去年成立了一个团队来研发1.4nm工艺，CEO刘德音表示公司正在探索比1.4nm更先进的工艺。1.4nm工艺是半导体行业追求的目标之一，但将会面临很大的挑战。
　　根据IMEC欧洲微电子中心的路线图，2nm工艺之后是14A，也就是1.4nm工艺，预计在2026年问世，再往后就是A10工艺，也就是1nm，预计在2028年问世。
　　然而，实际量产时间可能会延后。在2nm节点之后，EUV光刻机需要进行大规模升级，ASML预计在2026年推出下一代EXE:5000系列，采用High NA技术提高光刻分辨率。但下一代EUV光刻机的售价将从1.5亿美元上涨到4亿美元以上，甚至可能会进一步增加，这对制造商的成本控制能力提出了很大的考验。
　　台积电回应新建1.4nm晶圆厂传闻
　　有传言称台积电将在台湾台中市中部科学园区（CTSP）二期设立一座新晶圆厂，采用 2 纳米及更先进的工艺。当地已确认台积电进入第二阶段，并将所有分配的土地指定为台积电第二晶圆厂专用。据当地政府称，新晶圆厂预计将采用“2纳米以上的先进工艺”，表达了台积电将其最新技术带到台中市的希望。
　　台积电新工厂的最新消息已经传出。中新社报道，12月12日议会例会期间，市长就台中市吸引台积电新厂的进展向议员作出回应。市长表示，市政府已完成该交易，确认台积电将在 CTSP 第二阶段立足。
　　市长解释到，由于台积电台中二厂规模庞大，台湾经济部也在协助。虽然CTSP一期容纳了众多公司，但二期几乎所有土地都分配给台积电的台中二厂。
　　对此，台积电对台中市政府的支持表示感谢，并承诺将继续配合相关程序。对于CTSP第二期是否会采用2nm及更先进工艺的技术，台积电没有提供进一步的澄清。
　　三星凭1.4nm追台积电？变数很多
　　三星电子长期以来一直满足于位居第二，远远落后于台积电，但到2027年，三星电子已经推出了1.4nm工艺节点，并已建立了两个他宣称的他将大大超过他的竞争对手。对于2nm工艺节点，该公司有信心能够按计划在2025年制造2nm工艺节点。
　　1.4nm 和 2nm 工艺节点芯片都将使用三星在 2023 年发布的 3nm 芯片中率先采用的 GAA（Gate-All-Around）技术制造。其最大的竞争对手台积电和 IFS 计划在 2nm 节点从 FinFET 迁移到 GAA 晶体管，并分别计划于 2025 年和 2024 年投入商业推出。
　　在另一项重大设计改革中，三星计划在 1.4nm 节点中添加纳米片，将纳米片的数量从三个增加到四个。通过增加每个晶体管的纳米片数量，1.4 纳米芯片将具有更高的开关能力和运行速度。此外，更多的纳米片可以更好地控制电流，从而减少热量产生和漏电流。
　　GAA 晶体管通过使用比 FinFET 更小的晶体管实现更高的速度，从而突破了 FinFET 的限制。GAA 晶体管架构与 FinFET 90% 相似，但其余 10% 的不同之处在于堆叠水平纳米片。与 FinFET 技术相比，纳米片晶体管在给定的占位面积内可提供更高的驱动电流。这种高驱动电流是通过堆叠纳米片获得的。
　　如上所述，三星是第一个实施 GAA 晶体管的公司，该公司将其称为 MBCFET（多桥通道 FET）。然而，在不断缩小工艺节点的竞赛中，它落后于台积电和IFS。GAA在1.4纳米工艺节点上的突破终于给三星的纳米级路线图带来了一些喘息的空间。
　　三星距离开始量产 1.4nm 芯片还有四年时间，这段时间内可能会发生很多事情。尽管如此，该公司仍在迎头赶上，与台积电争夺巨型晶圆厂的头把交椅。