Marvell 展示业界首款 3nm 数据基础设施芯片

    Marvell 在该节点中的业界首创硅构建模块包括 112G XSR SerDes（串行器/解串行器）、Long Reach SerDes、PCIe Gen 6 / CXL 3.0 SerDes 和 240 Tbps 并行芯片到芯片互连。
    新的构建模块是 Marvell 继续执行其战略的一部分，该战略旨在开发用于设计芯片的综合硅 IP 组合，这些芯片将从根本上提高下一代数据基础设施的带宽、性能和能效。这些技术还支持从标准和低成本 RDL（再分布层）到基于硅的高密度互连的所有半导体封装选项。
    Marvell 也是第一家分别出样和商业发布业界领先的112G SerDes 的数据基础设施芯片供应商，并且一直是基于台积电 5nm 工艺的数据基础设施产品的领导者。
    SerDes 和并行互连充当高速通道，用于在小芯片内部的芯片或硅组件之间交换数据。与 2.5D 和 3D 封装一起，这些技术将消除系统级瓶颈，以推进最复杂的半导体设计。SerDes 还有助于减少引脚、走线和电路板空间，从而降低成本。超大规模数据中心的机架可能包含数以万计的 SerDes 链路。
    例如，新的并行芯片到芯片互连可实现高达 240 Tbps 的聚合数据传输，比多芯片封装应用的可用替代方案快 45%。换句话说，互连传输速率相当于每秒下载 10,000 部高清电影，尽管距离只有几毫米或更短。
    Marvell 将其 SerDes 和互连技术整合到其旗舰硅解决方案中，包括Teralynx ?交换机、PAM4和相干 DSP、Alaska ?以太网物理层 (PHY)设备、OCTEON ?处理器、Bravera? 存储控制器、Brightlane? 汽车以太网芯片组和定制 ASIC . 转向 3nm 工艺使工程师能够降低芯片和计算系统的成本和功耗，同时保持信号完整性和性能。
    “随着云和其他计算系统在规模、复杂性和功能方面的增长，互连变得越来越重要。我们先进的 SerDes 和并行接口将发挥重要作用，为开发具有一流带宽、延迟、误码率和功率效率的芯片提供平台，以满足人工智能和其他复杂工作负载的需求，”Raghib Hussain 说，Marvell 产品和技术总裁。“我们很自豪能够在台积电的 3nm 技术上取得如此进步，并为我们全球的客户将半导体设计提升到一个新的水平。”
    “带宽是云的命脉。服务提供商在云中的网络容量每年增长约 50%，人工智能应用程序的网络容量增长超过 100%，”650 Group 的联合创始人 Alan Weckel 说。“Marvell 成功生产 3nm SerDes 和互连器件标志着帮助云服务提供商领先于对更高速度和更多流量不断增长的需求的最新一步。”
    是德科技网络和数据中心解决方案副总裁 Joachim Peerlings 表示：“我们祝贺 Marvell 在业界尖端的 3nm 工艺技术中实现了这一重要的硅开发里程碑。“我们对我们在更广泛的行业支持方面取得的进展感到非常高兴，并很高兴与 Marvell 等顶级技术创新者合作，展示下一代互连技术，这将有助于突破数据基础设施芯片设计、性能和能源效率的界限。”