PLD领域有望在低成本和低功率预算方面设立新标杆

　　往常十分平静的入门级可编程逻辑器件(PLD)市场突然变得热闹起来，功耗和价格战可能一触即发。新创企业SiliconBlue科技公司最近面向手持设备市场推出的低功率65nm FPGA可能引发轩然大波。为了阻止SiliconBlue公司的发展势头，赛灵思公司将竞争性的复杂PLD(CPLD)器件的批量单价降到了50美分。Actel也再次强调了自己的低功耗战略。

　　赛灵思公司目前宣称其所销售的是世界上的FPGA/PLD，打破了据称是Actel公司保持的记录——该公司有两种FPGA的产品起价为99美分。

　　除了价格外，真正的关键点是哪种FPGA产品可以为便携式系统提供的静态功耗。Semico Research公司表示，基于FPGA的手持设备市场是一个快速发展的领域，到2010年有望达到6.5亿美元。“市场需要新的低端FPGA器件，因为大多数FPGA产品无法满足电池供电的手持设备提出的成本和功率预算要求。”Gartner公司分析师Bryan Lewis指出。

　　FPGA和PLD不可能代替手持设备中的基带器件或应用处理器，相反，它们的目标是ASIC和特殊应用的标准产品。长久以来，低端FPGA器件一直用于提供连接、接口和设计中的相关胶连逻辑功能。它们有时也用作专用芯片和基带处理器或应用处理器之间的接口。

　　“但新的FPGA产品明显要超过胶连芯片，并提供类似其它FPGA一样的功能。”Lewis表示，“在高端蜂窝手机中，它们可以承担基带芯片中的部分功耗或其它功能，并像协处理器一样完成一些专门的功能。”

　　SiliconBlue的NVCM技术与65nm工艺

　　SiliconBlue近日推出的低功耗iCE系列，在同一芯片上集成了类似FPGA的查找表和该公司的“非易失性配置存储器(NVCM)”技术，可避免信息串被窃取，从而提供安全的设计。

　　其它竞争性产品还在使用外部闪存PROM器件。与他们不同，NVCM是在SiliconBlue公司以前的母公司Kilopass Technology的技术基础上开发的一个IP模块。“NVCM是一种基于性可编程存储器的氧化分解技术。该器件本身是SRAM FPGA，因此可以重复编程许多次。”SiliconBlue公司策略营销副总裁John Birkner指出。

　　图1 SiliconBlue iCE65结构框图

　　SiliconBlue公司创始人兼CEO Kapil Shankar表示，新一代FPGA可以为手持设备提供像MP3播放器和导航设备那样的功能。传统FPGA/PLD解决方案的问题在于，它们无法扩展，并且密度有限。“这些器件的挑战是漏电流。”Shankar透露。

　　FPGA/PLD领域比较复杂。具有相对较少的逻辑单元或阵列的简单PLD，通常用于可重构数字电路。而CPLD，则是通过许多由可编程互连线相连的可编程逻辑阵列组成的。FPGA中有多个复杂的IP逻辑块，这些块通过查找表连接起来。一些新型器件兼具FPGA和CPLD的特点。

　　SiliconBlue的器件的另一个突破点是采用了台积电的65nm低功耗工艺制造，并可将路线图延伸至45纳米以下节点。而在设计环境方面，该公司称iCEcube VHDL和基于Verilog的开发软件将引导设计工程师把概念转变为信息串。同时，由Magma公司提供合成和布局工具，布线和Bitgen工具则由其自行开发。

　　Birkner称，该技术是FPGA领域十年来首见的创新技术，和现有非易失性FPGA产品仍采用落后的0.18/0.13mm工艺相比，iCE 提供了与ASIC同样的逻辑能力、业界的芯片成本和功耗。

　　SiliconBlue公司的入门级iCE65L02产品有1,792个逻辑单元，最多128个I/O管脚，时钟为32kHz时的功耗低至25mw。高端的iCE65L16器件有16,896个逻辑单元，最多可提供384个I/O引脚，在32kHz时的功耗为250mw。该系列产品iCE65L04目前已开始送样，大批量时单价为2美元起，其它产品将于今年底前供货。

　　竞争对手反应不一

　　应对SiliconBlue的新产品，赛灵思公司将其入门级CPLD产品在50万片批量时的单价降到了50美分。价格削减仅涉及XC2C32A CoolRunner-II CPLD，该器件由33个微单元(microcell)和33个I/O管脚组成。该公司产品营销经理Tony Grant表示，赛灵思并不想打价格战，而是在寻求扩展市场。

　　Actel公司的目标也是低功耗FPGA，该公司应用工程师肇斌针对SiliconBule公司的产品提出了自己的看法，他表示：目前手持设备都有主处理器，FPGA一般只做接口扩展等辅助工作，通常并不需要高速，对逻辑规模要求也低，反而对功耗格外看重。基于Flash架构的FPGA只需一个Flash cell和一个开关，而SRAM由于固有结构所限(用六个晶体管组合来表示1或0)，因此其静态功耗要高很多。而动态功耗的计算公式为CV2F，即和电压的平方、逻辑频率、寄生电容有关。当电压都采用1.2V，其余逻辑条件相似时，两种架构动态功耗相差并不显著。但由于Flash架构所用晶体管数目较少，因此动态功耗会小于SRAM FPGA。

　　另一方面，SRAM FPGA使用高工艺的优势就在于做大容量和高速器件，Siliconblue宣称的技术再好，归根结底也还是以SRAM为基础。因此不管使用Flash还是NVCM，都需要进行数据配置，势必产生额外的启动功耗和配置功耗。如果频繁开关电源，或者需要频繁复位FPGA，甚至需要频繁加载SRAM FPGA时，此时的功耗也不可小觑。

　　他同时强调，Actel在软件上也特意针对低功耗做了设置，可以在对FPGA布局布线时以功耗驱动的方式来进行。这种方式通过减少使用全局网络和优化组合逻辑出现的竞争等软件手段来达到进一步减少功耗的目的。

　　Siliconblue公司曾反复强调，相比65nm标准CMOS工艺，目前的Flash FPGA需要有额外的浮动栅工艺，并且不容易向更先进节点技术演进。对此，肇斌表示，使用更高工艺确实会带来成本的降低，但同时也会使沟道变窄，漏电流增加，导致静态功耗相应增加。出于对可靠性、保密性、成品率的综合考虑，Actel并不急于工艺升级，其90nm或65nm的第四代Proasic4产品预计将于2009年面世。

　　莱迪思公司(Lattice)资深现场技术工程师宋铁臣坦诚，非易失性FPGA越来越被业界看作是未来FPGA技术发展的一个重要方向，目前比较成熟并经过时间验证的工艺是E2CMOS和Flash。针对Siliconblue此次推出的iCE产品，他在以下几方面提出了自己的质疑：

　　1. iCE的逻辑密度仅为2K到16K，这是一个小规模的FPGA。随着工艺尺寸的不断缩小，FPGA厂商不会把逻辑密度做的太小，因为无论从成本上还是生产封装上，做小规模的FPGA都是得不偿失的。

　　2. 从数据手册上看，iCE所谓的超低功耗是在时钟频率32KHz的时候得到的。但对FPGA的设计来说，很少有哪个设计会用到这么低的频率，所以这个参考值意义不大。

　　3. iCE采用65nm工艺，但时钟频率仅为200MHz。而Lattice 130nm XP的性能指标是225+MHz，XP2的性能则超过了300MHz，IO接口的速度更达到了840MHz。原因是什么呢？是性能问题还是为了功耗的原因牺牲了速度？

　　4. 从结构上来讲，iCE只是集成了逻辑单元和存储单元。但对FPGA来说，锁相环，DSP以及IO接口的支持都是非常重要的。在iCE我们看不到这些资源。所以iCE只是一个最基本的FPGA。

　　5. 在开发环境的支持上，目前主流FPGA的综合工具是Synplify，Magma是以开发ASIC设计软件为主的。iCE看上去更倾向于让工程师作原理图设计，这与目前的设计方法有些背道而驰，因为原理图设计很难实现大规模的逻辑设计。

　　一些不愿透露姓名的业内人士在接受本刊采访时，还对SiliconBlue在不涉及侵权的情况下，如何保证器件稳定性、可选择性、销售渠道以及工程师对其认可度方面表示了担忧。另外，开发软件的配合情况如何也是业内人士关注的焦点，Birkner对此并不否认。他表示许多开发者熟悉C语言，对HDL却不熟悉，因此提供IP support以支持工程师开发HDL IP是SiliconBlue的当务之急。