采样保持放大器AD9101的基本连接电路

出处:圣求时间:2008-04-01

如图所示为AD9101的基本连接电路。AD9101内置有保持电容CHOLD,采样保持控制由CLOCK、CLOCK非完成。按基本连接图的接法,RTN接地则保持放大器增益为4。时钟输入“CLOCK输入”加到模拟器件公司的超快比较器AD96685BR的同相输入端,Q、Q非输出后送到AD9100的CLK和CLK非(10、11脚),作为采样保持控制信号。图中未标注的电容器均取0.01μF;选择R1时应以负载电容为准,即考虑短路时负载电容低于6pF的情况发生。

上一篇:采样保持放大器AD9100接口的测试板电路
下一篇:采样保持放大器AD9101接口电路

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关电路图