这些配置可用于将解耦电容器连接到PCB功率和接地平面。我们将看到，进行小型更改可以显着降低去耦环的电感。
　　为什么我们需要一个去耦电容器？
　　时钟数字IC通常需要大型瞬态电源电流。例如，大型微处理器可以在很短的时间内绘制至10 a的电流。随着IC输出的上升/秋季时间的下降，我们需要以更高的速率提供此瞬态能量。 PCB的功率和接地导体确实表现出一些电感。如果数字IC的较大瞬态电流通过电源和接地导体的电感，则将在电感上产生一个电压。由于电源和接地导体的瞬时电压滴度很大，因此我们将无法在IC的电源和接地垫上传递恒定电压。
　　上述问题的解决方案是提供可以提供瞬态电流的充电来源。这通常是通过将分离电容器放置在每个逻辑IC上的距离来实现的。我们始终请记住，电路电源路由仅补充去耦电容器中的电荷，而去耦电容器应提供所有高频瞬态电流。去耦电容器提供与IC输出的上升/秋季时间相关的短时间间隔的瞬态电流，并且电源至少有一半的时钟周期来充电解耦电容器。将高频能量保持在电源分配轨迹上，使我们可以更轻松地容忍电源分配结构的不可避免的电感。
　　脱钩循环的电感
　　如上所述，我们使用去耦电容器来避免通过电源分配轨迹提供高频电流，从而表现出高电感。这就是为什么将解耦电容器连接到IC的路径的电感也很重要。如果解耦环的电感不够小，则逻辑IC将尝试通过功率分布结构获得其一些高频能量。因此，我们需要仔细检查解耦环的电感，并以各种可能的方式地减少它。请参阅本文，以了解一种重要的技术，以减少脱钩循环的电感。在本文中，我们将通过配置专注于不同的配置，这些配置可用于将解耦电容器连接到PCB功率和接地平面。
　　带有相反方向的电流的VIA

　　安装脱钩电容器的常规方法是将VIA放在电容器垫旁边，如图1所示。

　　图1。图像由电磁兼容性工程提供。
　　在这种情况下，从电容器的安装垫到动力地面对的总电感剂的典型值约为1.1 nh。为了降低这些VIA的总电感，我们可以将它们靠近。使vias靠起来会增加它们之间的相互电感。

　　由于这两个vias的电流朝相反的方向流动，因此相互电感的增加将降低每种VIA的净电感。为了更好地理解这一点，请记住，经过电感器的电流会产生环绕导体的磁场线。这些磁场线的方向可以通过图2所示的右手规则找到（在此示例中，当前方向向上）。

　　图2。使用的图像信号和功率完整性简化的库。
　　当电流通过A VIA时，它会产生包围它的磁场线。一个通过一个通过的磁场线也将环绕另一个通过另一个磁场线。

　　由于两个VIA在相反的方向上产生磁场（见图3），因此它们之间的磁耦合实际上会减少每个通过环绕每个通过的磁场总数。导体周围的净磁场线的数量决定了其电感。因此，当我们具有带有相反方向的电流的VIA时，增加它们之间的磁耦合将减少每个通过展览的有效电感。

　　图3

　　因此，一种降低去耦环的电感的一种技术是将远离脉冲闭合，如图4所示。在这种情况下，电容器的安装垫和动力 - 地面对之间的电感降低到0.7 nh。

　　图4。图像由电磁兼容性工程提供。
　　vias带有相同方向的电流

　　为了进一步降低去耦循环的电感，我们可以使用多个VIA，而不必为每个电容器垫使用一个VIA。两个可能的布置如图5所示。

　　图5。图像由电磁兼容性工程提供。
　　如果连接到同一垫的VIA之间没有相互的电感，我们可以很容易地得出结论，平行VIA的等效电感将与VIA的数量成反比。如果它们之间有一些相互的电感怎么办？
　　通过连接到同一垫的VIA的电流朝着相同的方向。与图3中的情况不同，图5的平行vias之间的磁耦合将增加环绕每个通过环绕的总数。因此，当我们的VIA携带具有相同方向的电流时，增加它们之间的磁耦合将增加每个通过展览的有效电感。

　　让我们考虑每个垫子的两个VIA（上图）。假设每个通过l的自我电感为l，并且平行脉冲之间的相互电感为m（下面的图6）。等效电感的价值是什么？

　　图6
　　考虑到两个VIA的磁场线在相同的方向上，可以证明这两个VIA的等效电感由以下方式给出：
　　\ [l_ {等价} = \ frac {l + m} {2} \] \]
　　相互感应，m，不能比自感应l更大。
　　通常假定，如果VIA之间的中心对中心间距大于VIA的长度，则相互电感的变化远小于自我电感。在这种情况下，VIA的等效电感将与VIA的数量成反比。
　　使用多个VIA的另一个优点

　　我们看到，使用多个VIA，我们可以具有与VIA数量成反比的等效电感。还有另一种允许图5的排列具有较低的电感。要了解该第二种机制，我们需要考虑当通过A液体向外或从AVIA馈送电流时，平面中的电流分布。如图7所示，在VIA的附近，电流被限制为通过VIA流入或从平面流出。当我们远离VIA时，电流会散布。

　　图7。图像由电磁兼容性工程提供。
　　检查平面的电感可能是一个复杂的问题，并且超出了本文的范围。您可以在《电磁兼容性工程》一书的第10章中找到一些细节。重要的一点是，远离电流可以散布的vias，平面表现出低电感。然而，在远处接近电流无法散布，路径的电感显着增加。
　　有趣的是，图7中所示的当前分布的总电感将主要取决于VIA附近的大电感。图5的布置使用多个VIA连接到飞机。结果，与使用单个VIA的配置相比，多重VIA配置允许电流在平面更宽的区域中散布。因此，多重vias可以减少平面在远处的电感上，因此减少了脱钩环的电感。

　　如您所见，次级两端的电压是一个正弦波形，其幅度由磁芯位置调制（在我们的仿真中，幅度实际上是由 x 调制的，它被认为是磁芯位置的函数）。这就解释了为什么用于提取 core 位置信息的电路称为解调器。

　　对于较低的整流器，我们得到类似的波形，如图 8 所示。

　　图 8
　　下图中的红色曲线显示了终输出 （V外= V（a）-V（b））。

　　图 9
　　虽然输出信号有一些突然的变化，但它看起来像 x 的放大版本，它是位移的函数。
　　因此，调制器输出似乎如预期的那样为我们提供了位置。为了验证这一点，我们可以使用 LTspice 的 FFT 功能来查找输出电压的频率成分。如图 10 所示。

　　图 10
　　输出 FFT 显示主频率分量为 250 Hz，即物体运动的频率。还有一些高频分量可以在 signal conditioning 电路的后续阶段通过低通滤波器进行滤波。
　　二极管半波整流器的局限性
　　上述仿真包含一个理想的二极管模型。实际二极管表现出非零的正向压降。当 LVDT 输出的幅度相对较小时，这可能会导致非线性误差。为避免二极管 I-V 特性的非线性区域，即使磁芯与零位置处于距离，LVDT 次级的幅度也应大于二极管的正向压降。
　　请记住，当内核处于满量程位移时，其中一个次级器件两端的电压处于值。对于一些微型和专用 LVDT，输出幅度可能相对较小，二极管正向电压可能会导致问题。
　　此外，二极管的正向压降是温度的函数（硅的温度系数约为 -2.2 mV/°C）。正向电压降甚至会随着焊接过程引起的机械应力而变化。另一种可能导致机械应力的机制是二极管体和电路板之间的热膨胀系数差异。因此，为两个 LVDT 输出提供足够匹配的整流器可能具有挑战性。
　　除了二极管的正向压降外，两条路径的阻抗也应匹配，以避免两个次级的响应之间出现不必要的不匹配。
　　Precision Rectifier
　　为了规避二极管整流器的限制，我们可以使用精密整流器（如图 11 所示）来获得每个 LVDT 次级的直流值。
　　图 11
　　尽管精密整流器可以解决简单二极管整流器的挑战，但它也有其自身的局限性，例如噪声抑制小。在下一篇文章中，我们将更详细地介绍该电路，并讨论 LVDT 应用的同步解调器。