缓解 PWM Vdd 和接地“饱和”错误

出处:维库电子市场网时间:2024-09-05

  图 1 U1 是一个多极(例如,74AC04 六反相器)PMW 开关,其中运算放大器 A1 强制开关零状态以准确跟踪 0 = 零伏,运算放大器 A2 完成 1 = Vdd 的工作。

  U1 引脚 5 与引脚 14 的连接会将引脚 6 驱动至逻辑 0,由 A1 引脚 6 感测。A1 引脚 7 与 U1 引脚 7 的连接会强制引脚 6 电压为零伏,从而当相关开关处于逻辑 0 时,强制任何 U1 输出为相同的零电平。
  类似地,U1 引脚 13 与引脚 7 的连接会将引脚 12 驱动至逻辑 1,由 A2 引脚 2 感测。A2 引脚 1 与 U1 引脚 14 的连接会将引脚 12 电压强制为的 Vdd,从而当相关开关处于逻辑 1 时,强制任何 U1 输出为相同的 Vref 电平。
  因此,任何现存的“饱和误差”都会被强制为零,不管它们实际上来自何处。

  Vdd 通常约为 5.00V。V+ 和 V- 可通过任意数量的分立或单片轨道升压电路来自单个 5V 电源。图 2是一种实际可能性。

  图 2 V+ 和 V- 的实用电源设置 R1 和 R2 = 200k,? = 1 伏。
上一篇:带平衡输入的压控放大器
下一篇:D 类功率放大器:电抗负载和寄生电容

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关电路图