555时基集成电路的检测

出处:维库电子市场网时间:2024-05-10
  下面介绍一种用普通万用表来测试555时基电路的方法,以供大家参考。1.静态功耗电流/DD

  所谓静态功耗电流,就是指电路无负载时的空耗电流。测试方法如图 11—39所示,实测操作如图11—40所示。根据测试条件,直流电源取15V,将万用表置于直流电流挡串联在电源的正极与555时基电路的8脚之间,电流表读数即为静态功耗电流/DD,数值应越小越好,IDD≤15mA即为合格。

  2.输出高电平与输出低电平

  测试方法如图11—41所示,实测操作如图11—42所示。在555时基电路的8脚与3脚接一只75~200Ω的负载电阻,接通电源G。当开关S打开时,3脚为低电平,电压表读数越小越好;当S闭合时,3脚应输出高电平,如果G取15V,电压表读数应大于14V。

  3.输出电流
  测试输出电流电路如图11—43所示,实测操作如图11—44所示。在集成块的2脚加一个低于1/3VDD的电位(可用一个10kΩ的电阻,将2脚与1脚碰一下),这时毫安表的读数即为集成块的输出电流,当G取15V时,读数为200mA左右。然后还用这只电阻,将6脚与8脚碰一下,这时毫安表应马上恢复到0,表明电路能可靠复位。

上一篇:555 单稳态电路基础教程
下一篇:555时基集成电路工作模式与引脚作用

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关电路图