4 至 16 二进制解码器配置

出处:维库电子市场网时间:2023-08-07

 

  输入A、B、C用于选择任一解码器上的哪个输出将处于逻辑“1”(高电平),输入D与使能输入一起使用以选择个或第二个编码器将输出“1”。

    然而,可用于一个特定解码器的输入数量是有限的,因为随着n 的增加,产生输出所需的AND门的数量也变得更大,导致用于驱动的??门的扇出它们变得很大。
    这种类型的有源“高”解码器可以仅使用反相器、( 非门 )和与门来实现。使用与门作为输出的基本解码元件很方便,因为只有当其所有输入均为逻辑“1”时,它才会产生“高”或逻辑“1”输出。
    但一些二进制解码器是使用NAND门而不是AND门来构建其解码输出,因为NAND门的生产成本比AND 门更便宜,因为它们在设计中需要更少的晶体管来实现。
    使用与非门作为解码元件,会产生有效的“低”输出,而其余的将是“高”。由于NAND门产生具有反转输出的AND运算,因此NAND解码器的真值表反转如下所示。
上一篇:理想的 TTL 数字逻辑门电压电平
下一篇:电气继电器缓冲电路

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关电路图