数字逻辑门电压

    其中开关的断开或闭合产生逻辑电平“1”或逻辑电平“0”，电阻器R被称为“上拉”电阻器。
    数字逻辑噪声
    然而，在这些定义的高值和低值之间存在着通常所说的“无人区”（上面的蓝色区域），如果我们在这个无人区范围内施加一个值的信号电压，我们不知道是否逻辑门将对其响应为电平“0”或电平“1”，并且输出将变得不可预测。
    噪声是指因外部干扰（例如来自附近的开关、电源波动或来自拾取杂散电磁辐射的电线和其他导体）而在电子电路中感应出的随机且不需要的电压的名称。那么为了使逻辑门不受噪声的影响，必须具有一定的噪声容限或抗噪声能力。
    数字逻辑门噪声抗扰度
    数字逻辑门抗噪声能力
    在上面的示例中，噪声信号叠加到 Vcc 电源电压上，只要它保持在电平 (V ON(min) ) 之上，逻辑门的输入和相应输出就不会受到影响。但是，当噪声电平变得足够大并且噪声尖峰导致高电压电平降至该电平以下时，逻辑门可能将该尖峰解释为低电平输入并相应地切换输出，从而产生错误的输出切换。然后，为了使逻辑门不受噪声影响，它必须能够在其输入上容忍一定量的不需要的噪声，而不改变其输出的状态。
    简单的基本数字逻辑门    简单的数字逻辑门可以通过将晶体管、二极管和电阻器组合起来制成，下面给出了二极管-电阻器逻辑 (DRL)与门和二极管-晶体管逻辑 (DTL)与非门的简单示例。

    二极管电阻电路二极管-晶体管电路
    二极管电阻逻辑
    2 输入与门
    二极管晶体管逻辑
    2 输入与非门
    通过添加单个晶体管反相 ( NOT ) 级，可以将简单的 2 输入二极管电阻与门转换为与非门。使用诸如二极管、电阻器和晶体管之类的分立元件来制造数字逻辑门电路并没有在实际的商用逻辑IC中使用，因为这些电路会遭受传播延迟或门延迟以及由于上拉电阻器而导致的功率损耗。
    二极管电阻器逻辑的另一个缺点是没有“扇出”设施，即单个输出驱动下的多个输入的能力。此外，这种类型的设计不会完全“关闭”，因为逻辑“0”会产生 0.6v 的输出电压（二极管压降），因此使用以下 TTL 和 CMOS 电路设计来代替。